[发明专利]一种正弦波时钟生成电路、方法、装置以及系统

说明书

本发明涉及通信技术领域，尤指一种正弦波时钟生成电路、方法、装置以及系统，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接。本发明可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。

技术领域

本发明涉及通信技术领域，尤指一种正弦波时钟生成电路、方法、装置以及系统。

背景技术

多通道接收机往往需要多个本振信号对通道信号进行下变频，这些本振信号需要用频率合成器实现。为了使频率合成器的输出具备优越的性能，比如优异的相位噪声指标，往往需要使用高稳定度的参考源。

目前常用的参考源，一般都由晶体振荡器产生。但在多通道接收机中，为每一个通道配备一个晶体振荡器是极不现实的。首先是资源的严重浪费，其次，不同晶体振荡器由于其初始条件不同，产生的波形不可能在相位上同步，这就直接导致了频率合成器在输出上的相位不同步。在通道数少的情况下，人们把晶体振荡器的输出连接到多个频率合成器的参考源上来解决这个问题，但由于晶体振荡器本身驱动能力有限，这种连接方式最多只能支持3～5个通道。而对于十几个或几十个通道的接收机来说，则无法通过此方式实现时钟的多路输出。

现有的一分多的时钟缓冲器是通过一路时钟输入经芯片后可以分为多路时钟输出，供给多个电路时钟，解决了时钟的驱动问题。但是，使用这种时钟缓冲器为频率合成器提供时钟时会出现以下有两个问题：

1、时钟经过时钟缓冲器之后，抖动等指标会恶化，使频率合成器的输出相位噪声很难达标，从而影响接收机的接收灵敏度；

2、多个时钟输出，会导致的EMC问题；具体为：由于时钟缓冲器的输出一般由门电路构成，所以其输出波形为方波或接近方波。由傅里叶变换可知，方波的谐波构成是十分丰富的。由于接收机的灵敏度往往很高，有的甚至达到－100dBm以下；输出波形的谐波相较于主波来说，其功率虽然已经有巨大衰减，但却仍然远高于接收机的灵敏度阈值。一旦谐波频率落在接收机的接收频率范围内，势必对接收机的接收信号造成很大的干扰。而多路时钟下，这种干扰会叠加，从而导致接收机无法正常工作。

发明内容

为解决上述问题，本发明的主要目的在于提供一种正弦波时钟生成电路、方法、装置以及系统，其可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。

为实现上述目的，本发明采用的技术方案是：

一种正弦波时钟生成电路，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接。

进一步，所述第一放大电路的输入端与所述晶体振荡器的输出端之间连接有第一晶体滤波器。

进一步，所述第二晶体滤波器的输入端和输出端均连接有LC匹配电路。

进一步，所述倍频电路包括第一电感、肖特基二极管模块、电容C7和第二电感，所述第一电感依序通过所述肖特基二极管模块、电容C7与所述第二电感连接。

进一步，所述晶体振荡器采用10MHz晶体振荡器。

本发明还提供一种如以上所述的正弦波时钟生成电路的正弦波时钟生成方法，包括以下步骤：