[发明专利]一种印制电路板压合成型过程的仿真方法及系统

说明书

本发明提供了一种印制电路板压合成型过程的仿真方法及系统，获取印制电路板的参量数据；根据获取的参量数据确定各布线层的分区方案；根据分区方案，识别各个分区的特征信息；根据分区方案，建立带有分区识别信息的印制电路板三维几何模型；根据识别得到的特征信息计算各个分区的等效性能参数；根据分区识别信息，为印制电路板三维几何模型的各个分区配置基于特征信息计算得到的等效性能参数；配置仿真计算的边界条件和载荷，调用印制电路板树脂固化变形模块进行求解，根据压合成型工艺中压合结束的时刻结束仿真计算，得到仿真结果；本发明在计算机通用硬件条件下，实现了对复杂、大尺寸和多层PCB压合成型过程的高精度、高效的自动建模和仿真分析。

技术领域

本发明涉及印刷电路板制造技术领域，特别涉及一种印制电路板压合成型过程的仿真方法及系统。

背景技术

本部分的陈述仅仅是提供了与本发明相关的背景技术，并不必然构成现有技术。

目前，随着集成电路设计、制造水平的日益发展，印制电路板(Printed CircuitBoard，PCB)的功能日益增强，叠层数量日益增加。但由于层与层之间功能差异，各层布线图各不相同，使得PCB中树脂和铜在平面内和厚度方向上的空间分布呈现不对称、不均匀。而又由于这两种材料的力学、热学和化学性能具有显著差异，其空间分布的不对称和不均匀就会导致PCB在压合成型过程中出现不同程度的翘曲变形。

特别是在芯片封装方面，仅通过提升晶体管的密度来提高芯片性能的方法遇到了瓶颈，越来越多的芯片厂商开始通过将多个芯片封装到一起来达到更高的性能，使得高性能芯片的封装尺寸日益庞大。然而，芯片封装尺寸的增大使得其对PCB平整度的要求大幅提升。这是因为在PCB翘曲程度相同时，跨度越大挠度就越大，当挠度达到一定程度时就会引起BGA焊接过程发生枕头效应等焊接失效问题，从而严重影响产品的可靠性。反之，当能够保证BGA焊接可靠性的PCB挠度一定时，芯片封装尺寸越大，要求PCB的翘曲变形程度就越小。因此，随着芯片封装尺寸的日益增大，PCB压合成型过程中产生的翘曲变形问题逐渐成为制造和应用企业特别关注和亟待解决的问题。

然而，通过实验的方法解决PCB翘曲变形问题存在周期长、成本高的问题，有限元模拟为PCB变形调控研究提供了一种低成本、高效率的方案。由于印制电路板布线层中的铜线分布十分复杂且与PCB整体在特征尺寸上相差三到四个数量级，以目前计算机硬件计算能力，通过直接建立PCB的精细几何模型的方法进行有限元分析尚不具备可行性。所以，研究人员尝试采用材料分区等效的方法，将PCB的每一个布线层划分为若干区域，然后根据区域内不同材料的排布、走向等特征信息对区域材料性能进行等效处理。由于不同区域的铜含量等特征信息各不相同，这就需要针对每一个区域计算和赋予材料性能，因此，尽管通过分区、等效的方法可以减小有限元仿真的计算量，使其在现有计算机硬件条件下具备具有仿真分析可行性的基本条件，但是当所研究的PCB层数较多、尺寸较大时，满足一定精度的仿真分析所需的分区数量可达数万至数十万，通过人工手动操作逐一获取每一个区域的特征信息、根据特征信息计算多种等效性能参数、建立具有分区信息的三维几何模型以及逐一绑定每一个区域的材料性能等操作就会非常繁琐，所以人工手动建模进行PCB压合成型过程仿真分析事实上也不具备现实可行性。

发明内容

为了解决现有技术的不足，本发明提供了一种印制电路板压合成型过程的仿真方法及系统，在计算机通用硬件条件下，实现了对复杂、大尺寸和多层PCB压合成型过程的高精度、高效的自动建模和仿真分析。

为了实现上述目的，本发明采用如下技术方案：

本发明第一方面提供了一种印制电路板压合成型过程的仿真方法。

一种印制电路板压合成型过程的仿真方法，包括以下过程：

获取印制电路板的参量数据；

根据获取的参量数据确定各布线层的分区方案；

根据分区方案，识别各个分区的特征信息；