[发明专利]优化BGA芯片引脚分布图的方法、装置、设备及介质有效
申请号: | 202111604323.8 | 申请日: | 2021-12-24 |
公开(公告)号: | CN114449762B | 公开(公告)日: | 2023-08-25 |
发明(设计)人: | 魏斌 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
主分类号: | H05K3/00 | 分类号: | H05K3/00;G06F30/398;G06F115/12 |
代理公司: | 北京连和连知识产权代理有限公司 11278 | 代理人: | 黄艳南;马鹏林 |
地址: | 215000 江苏省苏州*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 优化 bga 芯片 引脚 分布图 方法 装置 设备 介质 | ||
本发明提供了一种优化BGA芯片pin map的方法、装置、设备及可读介质,该方法包括:根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin;将第一信号pin与其他信号pin之间的距离设置为第一预设距离,第一信号pin之间的距离设置为第一预设距离;将第二信号pin与第三信号pin之间的距离设置为第二预设距离,第二信号pin之间的距离设置为第二预设距离;将第三信号pin之间的距离设置为第三预设距离。通过使用本发明的方案,能够避免pin空间整体增加所引起的芯片面积增加,有效促进PCB设计过程中的小型化发展,能够避免串扰带来的信号失效,同时合理利用芯片内部的空间,避免成本浪费。
技术领域
本发明涉及计算机领域,并且更具体地涉及一种优化BGA芯片pin map的方法、装置、设备及可读介质。
背景技术
随着电子产品的快速发展,PCB板上的信号传输速率越来越高,对电子产品设计的要求也越来越高,信号传输的好坏直接影响到PCB板各个功能的实现和稳定性。在进行电路板设计时,随着BGA(Ball Grid Array Package,球栅阵列封装)芯片的引脚间距越来越近,在BGA内扇出过孔之间产生的串扰直接影响了信号传输过程中的质量和完整性,因此扇出的过孔间串扰的控制成为一项重要的考察指标。
现有的BGA芯片内过孔间距较小导致串扰较大,信号失真,信号质量下降。增加扇出过孔之间的间距或进行pin调整对于有限的BGA芯片空间来说不易实现,同时芯片面积增大也不利于PCB设计小型化。
发明内容
有鉴于此,本发明实施例的目的在于提出一种优化BGA芯片pin map(引脚分布图)的方法、装置、设备及可读介质,通过使用本发明的技术方案,能够避免pin空间整体增加所引起的芯片面积增加,有效促进PCB设计过程中的小型化发展,能够避免串扰带来的信号失效,同时合理利用芯片内部的空间,避免成本浪费。
基于上述目的,本发明的实施例的一个方面提供了一种优化BGA芯片pin map的方法,包括以下步骤:
根据PCB设计要求将信号pin(引脚)划分成第一信号pin、第二信号pin和第三信号pin;
将第一信号pin与其他信号pin之间的距离设置为第一预设距离,第一信号pin之间的距离设置为第一预设距离;
将第二信号pin与第三信号pin之间的距离设置为第二预设距离,第二信号pin之间的距离设置为第二预设距离;
将第三信号pin之间的距离设置为第三预设距离,其中,第一预设距离大于第二预设距离,第二预设距离大于第三预设距离。
根据本发明的一个实施例,第一信号pin为PCB设计要求中的高速信号pin,第二信号pin为PCB设计要求中的重要低速信号pin,第三信号pin为PCB设计要求中的普通信号pin。
根据本发明的一个实施例,还包括:
在第一信号pin周围设置若干对回流地孔。
根据本发明的一个实施例,BGA芯片为0.8pitch的BGA芯片,第一预设距离为0.9pitch,第二预设距离为0.85pitch,第三预设距离为0.65pitch。
本发明的实施例的另一个方面,还提供了一种优化BGA芯片pin map的装置,装置包括:
划分模块,划分模块配置为根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin;
第一设置模块,第一设置模块配置为将第一信号pin与其他信号pin之间的距离设置为第一预设距离,第一信号pin之间的距离设置为第一预设距离;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111604323.8/2.html,转载请声明来源钻瓜专利网。