[发明专利]数据交织方法及FPGA

说明书

本发明涉及译码技术领域，提供了一种数据交织方法及FPGA，所述方法包括：获取每一译码器在当前时刻所需访问的数据在每一译码器内部的数据偏移；按照预设交织规则，从多个存储器中确定与每一译码器的数据偏移对应的目标存储器及在目标存储器中的目标存储块，其中，任意两个译码器在当前时刻的目标存储器及在对应目标存储器中的目标存储块均不同；按照每一译码器的目标存储器的目标存储块，访问每一译码器与数据偏移对应的交织后的数据。本发明在不增加存储器的情况下，避免了多个译码器并行译码时数据交织产生地址冲突。

技术领域

本发明涉及译码技术领域，具体而言，涉及一种数据交织方法及FPGA。

背景技术

Turbo码是在卷积码和迭代思想的基础上发展而来的，交织技术在turbo码中具有非常重要的作用，通过交织技术可以将原始数序列打乱，使交织前后数据序列的相关性减弱，从而大大降低数据访问时出现地址冲突的概率，提高turbo码的可靠性。

对于高比特速率传输的通信系统来说，为了降低turbo码译码延迟，提高吞吐量，通常采用并行译码。在并行译码时，数据交织的随机置换更容易引起存储器地址竞争问题，因此也更容易出现地址冲突，如何避免并行译码时数据交织产生地址冲突是本领域技术人员亟待解决的问题。

发明内容

本发明提供了一种数据交织方法及FPGA，其能够在译码设备的多个译码器并行译码时避免数据交织产生地址冲突。

第一方面，本发明提供一种数据交织方法，应用于FPGA的处理单元，所述FPGA运行有多个译码器，所述FPGA还包括内部存储单元，所述内部存储单元包括与译码器数量相同的多个存储器，每一所述存储器包括多个存储块，每一时刻每一所述译码器读取一个存储块，所述方法包括：获取每一所述译码器在当前时刻所需访问的数据在每一所述译码器内部的数据偏移；按照预设交织规则，从所述多个存储器中确定与每一所述译码器的数据偏移对应的目标存储器及在所述目标存储器中的目标存储块，其中，任意两个所述译码器在所述当前时刻的目标存储器及在对应目标存储器中的目标存储块均不同；按照每一所述译码器的所述目标存储器的目标存储块，访问每一所述译码器与所述数据偏移对应的交织后的数据。

第二方面，本发明提供一种FPGA，所述FPGA运行有多个译码器，所述FPGA包括处理单元和内部存储单元，所述内部存储单元包括与译码器数量相同的多个存储器，每一所述存储器包括多个存储块，每一时刻每一所述译码器读取一个存储块；所述处理单元，用于获取每一所述译码器在当前时刻所需访问的数据在每一所述译码器内部的数据偏移；所述处理单元，还用于按照预设交织规则，从所述多个存储器中确定与每一所述译码器的数据偏移对应的目标存储器及在所述目标存储器中的目标存储块，其中，任意两个所述译码器在所述当前时刻的目标存储器及在对应目标存储器中的目标存储块均不同；所述处理单元，还用于按照每一所述译码器的所述目标存储器的目标存储块，访问每一所述译码器与所述数据偏移对应的交织后的数据。

相对于现有技术，本发明首先获取每一译码器在当前时刻的所需访问的数据在每一译码器内部的数据偏移，然后按照预设交织规则，从多个存储器中确定与每一译码器的数据偏移对应的目标存储器及在目标存储器中的目标存储块，任意两个译码器在当前时刻的目标存储器及在对应目标存储器中的目标存储块均不同，按照每一译码器的目标存储器的目标存储块，访问每一译码器与数据偏移对应的交织后的数据。通过使任意两个译码器在同一时刻访问不同的目标存储器的不同的目标存储块，避免了多个译码器并行译码时数据交织产生地址冲突。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的FPGA的方框示意图。

图2为本发明实施例提供的迭代译码流程示例图。