[发明专利]基于忆阻器的平衡三值单变量逻辑电路

说明书

本发明公开了一种基于忆阻器的平衡三值单变量逻辑电路，包含18种单变量逻辑电路。其中，F₄、F₉输出电路均只由一个忆阻器和一个NMOS管所构成；F₅、F₁₀、F₁₃、F₁₈、F₂₃、F₂₆输出电路均由两个忆阻器和一个NMOS管所构成；F₃、F₇输出电路均由两个忆阻器和两个NMOS管所构成；F₂、F₁₅输出电路均由三个忆阻器和两个NMOS管所构成；F₁₇、F₂₁、F₂₄电路均由三个忆阻器和三个NMOS管所构成；F₁₁、F₁₂输出电路均由四个忆阻器和四个NMOS管所构成；F₈输出电路由五个忆阻器和五个NMOS管所构成。本发明电路结构清晰简单、易于实现，对多值数字逻辑电路设计等诸多领域中的应用研究具有重要意义。

技术领域

本发明属于电路设计技术领域，涉及三值数字逻辑电路结构，具体涉及18种物理可实现的基于忆阻器的平衡三值单变量逻辑电路的设计与实现。

背景技术

1971年，蔡少棠教授从电路理论完备性角度，预测了除电阻、电容和电感之外，还存在第四种遗失的无源基本电路元件，表征电荷和磁通量之间的关系，并将其命名为忆阻器。忆阻器被视为下一代非易失性存储器技术，具有高速、低功耗、易集成，以及与CMOS工艺兼容等优势。直到2008年，惠普实验室将忆阻器这一理论概念与TiO₂器件中电阻双极性转变现象联系起来，提出忆阻器的惠普模型。此外忆阻器和CMOS具有良好的兼容性，结合二者优势的CMOS忆阻混合设计，在非易失性存储、数字逻辑运算和神经网络等方面具有非常广阔的应用前景。

随着电子技术的不断发展，人们对多值逻辑，特别是三值逻辑的研究已经做了大量的工作，与传统的二值信号相比，三值信号、四值信号或更多值的信号可以提高传输线与集成电路的信息密度与处理信息的能力。在三值逻辑电路设计中，现有的采用CMOS、CNTFET等设计的电路结构较为复杂且难以集成，未能体现三值逻辑电路的显著优势。如今伴随着忆阻器的研究发现，在三值逻辑中，使用忆阻器来代替传统的CMOS集成电路能够更好的降低电路的复杂成度且精度较高。忆阻器凭借其纳米尺寸、功耗低且与CMOS技术相兼容等特点，为三值逻辑电路的发展提供了新的方向。

在三值逻辑电路的设计当中，单变量逻辑函数得到了广泛的应用。在平衡三值中，单变量函数f(A)中有三种取值-1、0和1，即A∈{-1,0,1}。当输入依次为-1、0、1时，将单变量逻辑函数在A＝-1、A＝0、A＝1下的输出值G_-1、G₀、G₁按三值三位数G_-1G₀G₁的顺序进行排序，那么平衡三值单变量逻辑函数的输出可记为F₁＝{-1,-1,-1}、F₂＝{-1,-1,0}、F₃＝{-1,-1,1}、F₄＝{-1,0,-1}、…、F₂₆＝{1,1,0}、F₂₇＝{1,1,1}，共27种。借助忆阻器的阻值切换特性与MOS管的开关特性，对上述单变量函数进行了电路实现，可为多值逻辑电路的研究提供一定的参考作用。

发明内容

针对现有技术的不足，本发明提出了多种新的基于忆阻器的平衡三值单变量逻辑电路的设计，均能通过忆阻器和CMOS混合设计实现。本发明解决技术问题所采取的技术方案如下：