[发明专利]一种测试差分存储结构芯片余量的方法

说明书

本发明公开了一种测试差分存储结构芯片余量的方法，包括以下步骤：S1、当差分存储结构芯片中左边cell为erase cell，右边cell为program cell时，在右边的电流支路增加一个外加的第一电流支路，右边的电流就变成program cell+第一外部电流，简写为ip+iex，ip+iex大于erase cell时，read出的数据fail，此时iex就是ie和ip的电流差，第一外部电流就是所需的erase cell和program cell电流的余量。本发明的有益效果是：针对传统测量cell margin方法的基础上，通过引入额外支路电流来对差分存储结构芯片测试中数据cell marign进行测量，通过将erase cell和与program cell加上额外支路的电流，即ie与ip+iex，进行比较来读出数据0和1，因此就能得出这两个cell电流的差值，即iex的值，这个差值就是差分存储器的真正余量，更加准确的表征了整个芯片的margin值。

技术领域

本发明涉及芯片测试技术领域，具体为一种测试差分存储结构芯片余量的方法。

背景技术

在EEPROM和Flash(非挥发性存储器)中使用的差分结构的存储单元，一般是由2个存储单元(cell)组成1bit数据。在测试中经常需要有数据来表征存储单元的余量(margin)，即这个存储器中所有的有电流的单元erase cell，电流最小是多少(这就是erase cell最差的情况，后面简称为E margin)，所有的没有电流的单元program cell(所谓的没有电流只是相对erase cell而言，实际还是会有微小的电流)，电流最大是多少(这就是programcell最差的情况，后面简称为P margin)。需要测量出一个芯片内所有bit中两种cell的最差情况，根据这个数据来对设计或工艺进行相应的调整。现有的常规测试方法是：从芯片外部引入一个电流(用于比较用的基准电流)，先将右边的cell屏蔽，将左边的cell和外部电流进行比较。如果左边的cell是erase cell，那么将外部电流从小到大增加，直到电流大于erase cell的电流，read出的数据fail。Read erase cell数据由pass变为fail的临界状态时的外部电流记为erase cell的余量(margin)。即这个电流就是芯片中所有erase cell中最小的电流值。如果左边的cell是programcell，那么将外部电流从从大到小减小，直到电流小于program cell的电流，read出的数据fail。Read programcell数据由pass变为fail的临界状态时的外部电流记为program cell的余量(margin)。即这个电流就是芯片中所有program cell中最大的电流值。然后再用同样的方法测试右边的cellmargin。这样就能测出芯片中所有cell的margin值。

现有技术的缺点在于，此方法是将一颗芯片内所有cell的E margin和Pmargin的值量出来。它表征了一个芯片内所有cell中最差的两种情况，E margin减去P margin的值也就是这颗芯片的margin值，如果E margin小于P margin那么这颗芯片就记为fail(无法正常工作)，因为按照此测试方法就代表本应有电流的cell电流过小，本应没有电流的cell过大，两者已经无法正确区分。但是这个方法并不能准确的表征差分结构的margin大小。

差分的结构是由两个分别为program cell和erase cell比较而得，也就是说只要知道这两个cell能通过电流大小正确区分开即可，这两个cell的电流差值是多少即可。需要统计的是单个bit里对应的两个cell的电流差值，扩展到整个芯片就是所有bit的电流差值最小是多少，这个值即为整个芯片的margin。如果单个bit里的两个cell，erase cell的电流小于programcell，那么这个bit就无法正确读出记为fail，这颗芯片才能记为fail。