[发明专利]半导体器件及其制造方法

说明书

公开了一种半导体器件及其制造方法，其在淀积垂直氧化层结构后还刻蚀将垂直氧化层结构的上表面降低至半导体衬底的上表面之下，然后根据局部硅氧化隔离工艺在半导体衬底和垂直氧化层结构上氧化获得水平氧化层结构。本发明的半导体器件及其制造方法在氧化获得水平氧化层结构之前将垂直氧化层结构的上表面刻蚀至半导体衬底的上表面之下，使其对应的凹槽的顶部边缘的尖角结构，在氧化时可由其侧面和上表面同时氧化，进而将该尖角结构圆滑化，获得圆滑的水平氧化层结构和垂直氧化层结构的交界结构，保障获得的水平氧化层的厚度，保障水平氧化层结构的击穿保护性能，提高半导体器件的性能。

技术领域

本发明涉及半导体技术领域，具体地，涉及半导体器件及其制造方法。

背景技术

功率开关可以是半导体器件，包括金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)和绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)等。横向扩散金属氧化物半导体(LaterallyDiffused Metal Oxide Semiconductor，LDMOS)被广泛地用在开关型调节器中。

图1示出了根据现有技术中的LDMOS器件的结构示意图，如图1所示，该LDMOS器件100在半导体衬底110中设置有体区120和漂移区130，体区120中设置有第一掺杂区121和第二掺杂区122，漂移区130中设置有漏区131，在漏区131至体区120之间的漂移区130还设置有浅沟槽隔离(shallow trench isolation，STI)区140，浅沟槽隔离区140上表面还设置有场氧化层150，由第二掺杂区122至漂移区130上设置有栅极结构160，栅极结构160底层设置有栅氧化层162，上层设置有多晶硅层161，且多晶硅层161还覆盖至场氧化层150与浅沟槽隔离区140的交界处。

在现有技术的LDMOS器件100中，其场氧化层150与浅沟槽隔离区140的交界处形成有尖角10，尖角10会减低该部分的场氧化层150的厚度，降低其击穿电压，且尖角10处容易聚集电荷，提高场氧化层150的击穿风险，降低LDMOS器件100的性能。

发明内容

鉴于上述问题，本发明的目的在于提供一种半导体器件及其制造方法，从而消减水平氧化层结构与垂直氧化层结构的交界处的尖角，保障器件性能。

根据本发明的一方面，提供一种半导体器件的制造方法，用于所述半导体器件的水平氧化层结构和垂直氧化层结构的结合结构的制造，包括：

在半导体衬底上刻蚀出凹槽；

在所述凹槽中淀积氧化物，获得所述垂直氧化层结构；

刻蚀所述垂直氧化层结构，将所述垂直氧化层结构的上表面降低至所述半导体衬底的上表面以下，在所述凹槽的顶部边缘形成暴露上表面和侧壁的尖角结构；

在所述半导体衬底的上表面和所述垂直氧化层结构的上表面制造所述水平氧化层结构，其中，

所述尖角结构对应所述水平氧化层结构和所述垂直氧化层结构的交界位置，在制造所述水平氧化层结构的步骤中，所述尖角结构的上表面和侧壁同时受氧化，以消减所述尖角结构。

可选地，所述凹槽的侧壁向外倾斜，且倾角小于或等于90度。

可选地，所述凹槽的垂直截面的形状为倒梯形，其侧壁的倾角为65至70度。

可选地，在所述刻蚀所述垂直氧化层结构的步骤中，根据湿法刻蚀工艺刻蚀所述垂直氧化层结构。

可选地，在所述刻蚀所述垂直氧化层结构的步骤中，刻蚀后的所述垂直氧化层结构的上表面低于所述半导体衬底的上表面100埃至400埃。

可选地，在制造所述水平氧化层结构的步骤中，根据局部硅氧化隔离工艺制造所述水平氧化层结构。