[发明专利]静电放电防护器件及其形成方法

说明书

一种静电放电防护器件及其形成方法，其中结构包括：位于所述衬底内的第一阱区，所述第一阱区具有第二导电类型，所述第一阱区内具有第一引出区，所述第一引出区具有第一导电类型，所述第一引出区与所述第一保护环电连接；位于所述衬底内，且与所述第一阱区相邻的第二阱区，所述第一阱区和所述第二阱区相互分立，所述第一阱区与所述第二阱区之间具有放电区，所述第二阱区具有第一导电类型；位于所述放电区表面的介质层，所述介质层还延伸至部分所述第一引出区和所述第二阱区表面；位于所述介质层表面的第一导电接触层；位于所述第一引出区表面的第二导电接触层，所述第二导电接触层与所述第一导电接触层电连接，提高器件放电能力和开启电压。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种静电放电防护器件及其形成方法。

背景技术

随着集成电路的发展，高压功率集成电路在汽车电子、显示驱动等方面显示出巨大应用前景。而静电放电(Electrostatic Discharge,ESD)对高压集成电路存在巨大的潜在威胁。在BCD(Bipolar-CMOS-DMOS)工艺下，由于器件面临着更高的工作电压、更加恶劣的工作环境等问题，使得高压集成电路的静电防护设计面临着更加严峻的挑战。

在BCD(Bipolar-CMOS-DMOS)工艺中,一般采用ESD-PNP器件作为高压器件的保护电路。ESD-PNP器件的主要参数指标，是由被保护的器件的工作电压(Operating Voltage)和击穿电压(Breakdown Voltage)所决定的。被保护器件的工作电压和击穿电压共同决定了静电放电器件的工作窗口。ESD-PNP器件需要在窗口内开启，并在窗口内达到需要的放电能力。

随着集成电路的迅猛发展，半导体工艺制程进入深亚微米领域乃至纳米领域，器件尺寸的缩小导致静电放电防护器件的设计窗口随之缩小。因此，现有的静电放电防护器件有待进一步改善。

发明内容

本发明解决的技术问题是提供一种静电放电防护器件及其形成方法，以提高形成的静电放电防护器件的性能。

为解决上述技术问题，本发明技术方案提供一种静电放电防护器件，包括：衬底，所述衬底具有第一导电类型；位于所述衬底内的第一阱区，所述第一阱区具有第二导电类型，所述第一阱区内具有第一引出区，所述第一引出区具有第一导电类型，所述第一引出区与所述第一保护环电连接；位于所述衬底内，且与所述第一阱区相邻的第二阱区，所述第一阱区和所述第二阱区相互分立，所述第一阱区与所述第二阱区之间具有放电区，所述第二阱区具有第一导电类型；位于所述放电区表面的介质层，所述介质层还延伸至部分所述第一引出区和所述第二阱区表面；位于所述介质层表面的第一导电接触层；位于所述第一引出区表面的第二导电接触层，所述第二导电接触层与所述第一导电接触层电连接。

可选的，所述放电区内具有掺杂离子，所述掺杂离子的导电类型为第一导电类型。

可选的，还包括：位于所述衬底内的埋层，所述埋层具有第二导电类型，所述第一阱区和所述第二阱区底部均与所述埋层接触；位于所述衬底内，且环绕所述第一阱区和所述第二阱区设置的第一保护环，所述第一保护环具有第二导电类型，所述第一保护环底部与所述埋层接触，且所述第一保护环与所述第一导电接触层、所述第二导电接触层电连接。

可选的，包括：位于所述衬底内还具有第二保护环，所述第二保护环与所述第一保护环的导电类型相反，且所述第二保护环位于所述第一保护环外侧。

可选的，所述第二阱区内具有第二引出区，所述第二引出区具有第一导电类型。

可选的，所述第二保护环与所述第二阱区通过所述第二引出区电连接。

可选的，所述第二阱区环绕所述第一阱区设置。

可选的，所述第一导电接触层的材料包括金属。

可选的，所述介质层表面和所述第一导电接触层之间还具有场板层。