[发明专利]一种倒装GaN HEMT器件阵列的转移和异质集成方法及其器件阵列

权利要求书

1.一种倒装GaN HEMT器件阵列的转移和异质集成方法，其特征在于，包括以下步骤：

在生长衬底上依次外延生长包含重掺杂GaN牺牲层、高阻层、AlGaN/AlN/GaN目标层和帽层的外延叠层；

图案化所述帽层；

在所述目标层上形成源极和漏极；

沉积栅介质层；

图案化所述栅介质层，形成与所述帽层接触的栅极；

沉积钝化绝缘层，图案化所述钝化绝缘层，形成暴露所述源极、漏极和栅极的窗口；

在所述窗口中沉积第一键合金属层；

刻蚀所述外延叠层至所述牺牲层，形成GaN HEMT器件阵列；

在目标基底上的预定区域沉积第二键合金属层；

将所述第二键合金属层对准所述第一键合金属层，加热键合后获得异质键合叠层；

选用电化学腐蚀工艺腐蚀所述键合叠层中的牺牲层，释放所述生长衬底，实现倒装结构的GaN HEMT阵列转移。

2.根据权利要求1的所述转移和异质集成方法，其特征在于，所述重掺杂GaN牺牲层的厚度选用300～400nm，其掺杂浓度为1.0～2.0×10¹⁹cm^-3；所述高阻层选用p型GaN高阻层，其厚度为100～200nm，掺杂浓度为1～2×10¹⁸cm^-3，掺杂元素为Fe或Mg元素。

3.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述帽层选用p型GaN帽层，其厚度为100～200nm，掺杂浓度为3～5×10¹⁹cm^-3；

所述生长衬底与所述重掺杂GaN牺牲层之间还设置有缓冲层。

4.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述窗口的面积小于所述源极、漏极和栅极的面积；

优选地，相邻的所述阵列单元区域间隔10～20μm。

5.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述第一键合金属层选用Ti/Au层，其中Ti层的厚度选用10nm，Au层的厚度选用50nm；所述第二键合金属层选用Ti/Au层，其中Ti层的厚度选用10nm，Au层的厚度选用50nm；所述键合的温度范围选用300～500℃，加热2～3小时。

6.根据权利要求1或2的所述转移和异质集成方法，其特征在于，所述电化学腐蚀液选用草酸溶液，其浓度选用0.3Mol/L，腐蚀电压选用10～15V，腐蚀时间选用2～3h；优选地，腐蚀电压选用10V，腐蚀时间选用2h。

7.根据权利要求1或2的所述转移和异质集成方法，其特征在于，形成GaN HEMT器件阵列步骤之后，沉积第二键合金属层步骤之前，还包括选取阵列单元区域，刻蚀所述阵列单元区域的边缘至所述牺牲层。

8.一种倒装GaN HEMT器件阵列，其特征在于，其包括，异质目标基底，位于异质目标基底上的阵列单元区域，所述阵列单元区域包含位于异质目标基底上的键合金属层区域，位于所述键合金属层区域上的GaN HEMT器件阵列，所述器件包括与所述键合金属层区域接触的漏极、栅极和源极，与栅极接触的帽层，与漏极、帽层及源极接触的AlGaN/AlN/GaN目标层，以及位于目标层上的高阻层，其中所述键合金属层区域包括层叠键合的第一键合金属层区域和第二键合金属层区域，第一键合金属层区域与所述源极、栅极和漏极接触，第二键合金属层区域与所述异质目标基底接触。

9.根据权利要求8的所述阵列器件，其特征在于，所述异质目标基底上还设置有与所述GaN HEMT器件互联的元器件。

10.一种倒装GaN HEMT器件阵列，其特征在于，所述倒装GaN HEMT器件阵列采用权利要求1至7的所述转移和异质集成方法获得。