[发明专利]一种数据处理方法、装置、集成电路及电子设备

说明书

本申请涉及一种数据处理方法、装置、集成电路及电子设备，本申请属于图像处理技术领域。该数据处理方法包括：将接收到的待处理数据流交替存入第一存储器和第二存储器；不间断地从所述第一存储器和所述第二存储器中读取数据进行预处理，其中，写入数据的速率大于读取数据的速率，且不大于所述读取数据的速率的两倍。该数据处理方法，能够利用低速的处理模块处理高速数据流，从而节约硬件成本，并且增强了方案的适用性。

技术领域

本申请属于图像处理技术领域，具体涉及一种数据处理方法、装置、集成电路及电子设备。

背景技术

在数字图像处理中，待处理的平面数字图像可被看作一个大矩阵，图像的每个像素对应大矩阵中的每个元素。假设平面数字图像的分辨率是1024*768，那么对应的大矩阵的行数＝1024，列数＝768。用于滤波的滤波器小矩阵(也叫卷积核)一般是个方阵，即行数和列数相同。所谓滤波(也叫卷积计算)就是对于大矩阵中的每个像素，计算它周围像素和滤波器小矩阵对应位置元素的乘积，然后把结果相加到一起，最终得到的值就作为该像素的新值，这样就完成了一次滤波。

卷积计算是深度学习神经网络的基础，只有越快的执行这个操作，才能使得以深度学习为主的应用得以高效、快速的运行。现场可编程门阵列(Field Programmable GateArray，FPGA)相比于传统的计算机架构的处理器，如中央处理器(Central ProcessingUnit，CPU)、图像处理器(Graphic Processing Unit，GPU)等，在处理这些运算时，具有较高的计算效率，而被广泛使用。在FPGA中，低速数据处理模块处理不了高速端口的数据流，如果全部采用较高速率的处理模块，会极大的增加硬件成本。如何利用低速的处理模块能够处理高速数据流，是本申请所要解决的技术问题。

发明内容

鉴于此，本申请的目的在于提供一种数据处理方法、装置、电子设备及计算机可读存储介质，以实现利用低速的处理模块能够处理高速数据流的目的。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种数据处理方法，包括：将接收到的待处理数据流交替存入第一存储器和第二存储器；不间断地从所述第一存储器和所述第二存储器中读取数据进行预处理，其中，写入数据的速率大于读取数据的速率，且不大于所述读取数据的速率的两倍。本申请实施例中，通过采用两个存储器来交替存储数据，实现乒乓操作，使得每个存储器都能有一定的时间间隙来处理未处理完的数据，从而实现利用低速的处理模块处理高速数据流。

结合第一方面实施例的一种可能的实施方式，将接收的待处理数据流交替存入第一存储器和第二存储器，包括：将所述待处理数据流按照预设大小依次进行分片；按照分片顺序，交替将各个分片数据流存入所述第一存储器和所述第二存储器，直至存完所有的分片数据流。本申请实施例中，通过对待处理数据流进行分片，并按照分片顺序，交替将各个分片数据流存入第一存储器和第二存储器，使得输入的数据可以是完整数据流，进一步增强了方案的适用性。

结合第一方面实施例的一种可能的实施方式，在将所述待处理数据流按照预设大小依次进行分片之前，所述方法还包括：获取所述第一存储器的存储空间大小、所述第二存储器的存储空间大小；选取所述第一存储器、所述第二存储器中存储空间最小的存储空间，并基于所述最小的存储空间确定所述预设大小。本申请实施例中，通过选取第一存储器、第二存储器中存储空间最小的存储空间来确定预设大小，使得切分的数据流刚好可以存入存储空间最小的存储器。

结合第一方面实施例的一种可能的实施方式，所述数据流为待处理图像像素流，所述预处理为卷积处理。本申请实施例中，由于卷积计算的运算量很大，采用本申请实施例提供的方法，可以有效降低进行卷积处理的硬件成本。