[发明专利]一种PCIe接口对接装置

权利要求书

1.一种PCIe接口对接装置，其特征在于：包括电路载板，电路载板上集成设置有插槽一，以及与插槽一连接的插槽二；

电路载板上还集成设置有用于为插槽一和插槽二提供同源时钟的时钟模块。

2.根据权利要求1所述的一种PCIe接口对接装置，其特征在于：插槽一的HSIP0、HSIP1、HSIP2、HSIP3、HSIP4、HSIP5、HSIP6、HSIP7、HSIP8、HSIP9、HSIP10、HSIP11、HSIP12、HSIP13、HSIP14、HSIP15针脚均通过电容分别连接插槽二的HSOP0、HS0P1、HS0P2、HS0P3、HS0P4、HS0P5、HS0P6、HS0P7、HS0P8、HS0P9、HS0P10、HS0P11、HS0P12、HS0P13、HS0P14、HS0P15针脚；

插槽一的HSIN0、HSIN1、HSIN2、HSIN3、HSIN4、HSIN5、HSIN6、HSIN7、HSIN8、HSIN9、HSIN10、HSIN11、HSIN12、HSIN13、HSIN14、HSIN15针脚均通过电容分别连接插槽二的HSON0、HS0N1、HS0N2、HS0N3、HS0N4、HS0N5、HS0N6、HS0N7、HS0N8、HS0N9、HS0N10、HS0N11、HS0N12、HS0N13、HS0N14、HS0N15针脚；

插槽二的HSIP0、HSIP1、HSIP2、HSIP3、HSIP4、HSIP5、HSIP6、HSIP7、HSIP8、HSIP9、HSIP10、HSIP11、HSIP12、HSIP13、HSIP14、HSIP15针脚均通过电容分别连接插槽一的HSOP0、HS0P1、HS0P2、HS0P3、HS0P4、HS0P5、HS0P6、HS0P7、HS0P8、HS0P9、HS0P10、HS0P11、HS0P12、HS0P13、HS0P14、HS0P15针脚；

插槽二的HSIN0、HSIN1、HSIN2、HSIN3、HSIN4、HSIN5、HSIN6、HSIN7、HSIN8、HSIN9、HSIN10、HSIN11、HSIN12、HSIN13、HSIN14、HSIN15针脚均通过电容分别连接插槽一的HSON0、HS0N1、HS0N2、HS0N3、HS0N4、HS0N5、HS0N6、HS0N7、HS0N8、HS0N9、HS0N10、HS0N11、HS0N12、HS0N13、HS0N14、HS0N15针脚。

3.根据权利要求2所述的一种PCIe接口对接装置，其特征在于：插槽一的PERST#针脚依次通过电阻R349、电阻R358连接插槽二的PERST#针脚。

4.根据权利要求1所述的一种PCIe接口对接装置，其特征在于：时钟模块包括时钟分路芯片、以及为时钟分路芯片提供差分时钟信号的晶体振荡器，时钟分路芯片分别连接插槽一和插槽二。

5.根据权利要求4所述的一种PCIe接口对接装置，其特征在于：时钟分路芯片包括8T49N004A-000NLGI芯片，该芯片的Q0管脚依次通过电阻R45、电容C27连接插槽一的REFCLK+针脚，该芯片的NQ0针脚依次通过R46针脚、电容C28连接插槽一的REFCLK-针脚，该芯片的Q1管脚依次通过电阻R50、电容C29连接插槽二的REFCLK+针脚，该芯片的NQ1针脚依次通过R51针脚、电容C30连接插槽二的REFCLK-针脚。

6.根据权利要求1所述的一种PCIe接口对接装置，其特征在于：电路载板上还集成有用于为插槽一和插槽二提供电能的电源模块。