[发明专利]一种FPGA，FIFO存储装置及数据缓存方法

说明书

本申请公开了一种FPGA，FIFO及基于FIFO的数据缓存方法，FIFO存储装置配置有重加载写端口和重加载读端口，该方法包括：每次FIFO存储装置写使能时，按照当前的写指针地址将数据写入至FIFO存储装置的存储器中，并且将存储器的写指针地址加1；当重加载写端口使能时，通过重加载写端口接收重加载写地址，并将重加载写地址的数值赋值给存储器的写指针地址；每次FIFO存储装置读使能时进行1次数据读取，并且将存储器的读指针地址加1；当重加载读端口使能时，通过重加载读端口接收重加载读地址，并将重加载读地址的数值赋值给存储器的读指针地址。应用本申请的方案，实现了数据重传且降低了成本。

技术领域

本发明涉及数据处理技术领域，特别是涉及一种FPGA，FIFO及基于FIFO的数据缓存方法。

背景技术

随着大数据、物联网、移动互联、云计算等技术的蓬勃发展，大量的数据需要高效的实时处理分析。网络互联的设备在数据传输过程中，可能会出现数据的丢失或误码的情况，如果将大数据量重新传输会消耗整体的处理带宽，也会增加业务的延迟时间。近年来，随着FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的快速发展，利用FPGA的并行和低延时特性，可以有效地实现网络加速和数据传输。

在FPGA的系统设计中，以增加数据传输率、处理大量数据流、匹配具有不同传输率的系统为目的而广泛使用FIFO(First Input First Output，先进先出)存储模块，从而提高了系统性能。FIFO是一种先入先出的数据缓存装置，即先写入FIFO的数据先被读出。

在网络传输的业务过程中可能会出现数据的丢失或误码的情况，因此传输机制中需要有数据重传功能，即，将之前已发送的数据重新打包传输。因此，目前的FPGA的设计，是使用另一个同样的FIFO用于缓存之前已发送的报文数据。由于需要第二个FIFO来实现FPGA的数据重传功能，因此成本较高。此外，由于FIFO在FPGA逻辑代码中频繁地使用，也会降低FPGA设计代码的稳定性以及效率等。

综上所述，如何有效地实现数据重传功能，且降低成本，是目前本领域技术人员急需解决的技术问题。

发明内容

本发明的目的是提供一种FPGA，FIFO及基于FIFO的数据缓存方法，以有效地实现数据重传功能，且降低了成本。

为解决上述技术问题，本发明提供如下技术方案：

一种数据缓存方法，应用于FIFO存储装置中，所述FIFO存储装置配置有重加载写端口和重加载读端口，所述数据缓存方法包括：

每次FIFO存储装置写使能时，按照当前的写指针地址将数据写入至FIFO存储装置的存储器中，并且将所述存储器的所述写指针地址加1；

当所述重加载写端口使能时，通过所述重加载写端口接收重加载写地址，并将所述重加载写地址的数值赋值给所述存储器的所述写指针地址；

每次FIFO存储装置读使能时进行1次数据读取，并且将所述存储器的读指针地址加1；

当所述重加载读端口使能时，通过所述重加载读端口接收重加载读地址，并将所述重加载读地址的数值赋值给所述存储器的所述读指针地址。

优选的，还包括：

当所述存储器在空状态下写入数据之后，将写入的首地址数据置入所述读数据总线上，并且将所述存储器的读指针地址加1；

相应的，所述每次FIFO存储装置读使能时进行1次数据读取，并且将所述存储器的读指针地址加1，包括：

每次FIFO存储装置读使能，且当前的读指针地址中存在未读取的数据时，将当前的读指针地址中的数据置入读数据总线上，并且将所述存储器的读指针地址加1。

优选的，还包括：