[发明专利]用于低带宽低噪声锁相环的高增益检测器技术

说明书

本申请涉及用于低带宽低噪声锁相环的高增益检测器技术。在所描述的示例中，反馈环路具有相位检测(PD)电路系统(2412)，其具有用于接收参考频率信号的参考输入、用于接收反馈信号的反馈输入，和相位差输出。相位到数字转换器(P2DC)(图24)包括：第一相位到电荷转换器(PCC)(2425)，其具有增益极性和第一相位误差输出；第二PCC(2426)，其具有相反增益极性和第二相位误差输出。差分环路滤波器(2401)具有放大器(2420)，其具有耦接到第一相位误差输出的反相输入(2421)和耦接到第二相位误差输出的非反相输入(2422)。模数转换器(ADC)(2431)具有耦接到差分环路滤波器的输出的输入。反馈路径耦接到P2DC的输出，反馈路径的输出向PD反馈输入提供反馈信号。

相关申请的交叉引用

本申请要求2021年1月12日提交的美国临时专利申请No.63/136,245的 优先权，该申请的整体通过引用并入本文。

技术领域

本申请涉及用于低噪声反馈环路的高增益相位检测器技术。

背景技术

通过高增益相位检测器(PD)技术，实现了锁相环(PLL)或相关反馈 结构的低相位噪声操作。高增益PD允许实现低检测器噪声，这通常是在低频 偏移下实现低相位噪声的关键瓶颈。

存在用于实现高增益PD功能的若干技术。示例是基于斜率的采样PD结 构，例如，参见：“A 28-nm 75-fsrms Analog Fractional-N Sampling PLL With a Highly LinearDTC Incorporating Background DTC Gain Calibration and Reference Clock DutyCycle Correction,”Wanghua Wu et al,2019。另一个示例是 利用Up/Dn定时窗口的有限时间范围的Up/Down电阻器-电容器(RC)充电 电路，例如参见：“A Low Area,Switched-Resistor Based Fractional-N Synthesizer Applied to a MEMS-Based ProgrammableOscillator Phase detector,”Michael H. Perrott,et al,2010。基于斜率的采样PD结构提供高增益，但由于斜率将通常 会受到PT变化的影响而承受该增益的工艺和温度(PT)敏感性。Up/Dn RC 充电电路提供了通常对PT变化具有稳健性的增益，但通常比基于斜率的结构 更受电源电压的限制。这两种方法都对电源噪声敏感。

发明内容

在所描述的示例中，反馈环路包括全差分环路滤波器结构，其增益由具 有相反增益极性的高增益相位检测器馈送以用于电源抑制。在某些示例中， 差分输出馈入差分或伪差分ADC。在一些示例中，反馈环路用具有死区的 bang-bang检测器来加强以便扩展相位误差范围以用于更快地锁相。

在所描述的用于低带宽应用的示例中，增强型德尔塔-西格马调制器用于 减小低频下的量化噪声而不显著影响高频下的整形噪声。

附图说明

图1是示例锁相环(PLL)的框图。

图2是图1的PLL的示例噪声模型。

图3-图5是图2的噪声模型的相位噪声水平(dBc/Hz)相对于偏移频率 (f)的曲线图。

图6A是现有技术的相位检测器和环路滤波器的示意图并且图6B是其时 序图。

图7A是另一个现有技术的相位检测器的示意图并且图7B是其时序图。

图8A是另一个现有技术的相位检测器的示意图并且图8B是其时序图。

图9A是示例高增益相位检测器的示意图并且图9B是其时序图。

图10是图9A的相位检测器的等效电路的示意图。