[发明专利]一种基于脉内存储的雷达目标回波模拟方法及装置

说明书

本发明公开了一种基于脉内存储的雷达目标回波模拟方法及装置。属于数字信号处理领域，所述的雷达目标回波模拟装置包括脉冲检测模块、脉冲存储模块、下变频模块、脉内存储模块、上变频模块，所述的脉冲检测模块输入端连接有雷达信号，脉冲检测模块输出端与脉冲存储模块输入端连接，脉冲存储模块存储控制信号输出端与脉内存储模块控制信号端连接，下变频模块输入端连接有雷达信号，下变频模块输出端与脉内存储模块输入端连接，脉内存储模块输出端与上变频模块输入端连接，本发明在存储资源有限的情况下，能够实现毫秒级的大延时量，同时能够满足较低的固有延时需求。

技术领域

本发明属于雷达目标回波模拟及数字信号处理领域，具体涉及一种基于脉内存储的雷达目标回波模拟方法及装置、电子设备、存储介质。

背景技术

雷达回波模拟器作为雷达性能测试重要保障资源，广泛应用于雷达研究、开发领域，以及雷达装备的性能测试与校准等环节。

对于雷达目标回波模拟的实现主要包括目标回波在距离、速度上的模拟，通常实现的方式的包括是将雷达发射的信号进行接收、存储、移频、转发。通过控制存储的深度实现延时，从而实现雷达目标回波距离上的模拟，通过控制移频的频率模拟多普勒效应，从而实现雷达目标回波速度上的模拟。

随着无线电设备的发展和无线电探测技术的进步，对于雷达的探测距离、精度等方面提出了更高的要求，相应的对于雷达目标回波模拟设备，需要对移频的范围、精度以及延时的范围、精度提出更高的要求。对于雷达信号进行的修改普遍采用的方式是超宽带雷达技术，即信号的瞬时带宽较大。

目前基于正交调制的方式能够实现50MHz的移频范围以及0.7Hz的移频精度，能够满足雷达目标回波模拟在速度模拟上的需求。但对于延时的模拟，需要更大的延时存储量、更快的存储速度以及更低的固有延时。目前对于延时的实现普遍采用全存储的方式进行实现，常用的存储器包括FPGA内部BRAM资源以及外部QDR或DDR等外部存储器。FPGA内部存储器能够满足存储速度与固有延时的需求，但存储容量较小；外部存储器能够满足存储容量的需求，但存储速度、固有延时等难以满足需求。应此，目前采用全存储的方式难以满足超宽带、大探测距离的需求。

发明内容

本发明提供了一种基于脉内存储的雷达目标回波产生方案，保证在存储资源一定的情况下，实现大延时量的模拟。

为了实现上述目的，本发明采用以下技术方案实现的：所述的雷达目标回波模拟装置包括脉冲检测模块、脉冲存储模块、下变频模块、脉内存储模块、上变频模块，所述的脉冲检测模块输入端连接有雷达信号，脉冲检测模块输出端与脉冲存储模块输入端连接，脉冲存储模块存储控制信号输出端与脉内存储模块控制信号端连接，下变频模块输入端连接有雷达信号，下变频模块输出端与脉内存储模块输入端连接。

该方法用于雷达目标回波模拟装置，所述的雷达目标回波模拟方法采用以下步骤：

步骤一：脉冲检测模块接收输入信号，得到脉冲检测标志；在进行脉冲检测的同时，下变频模块对输入信号进行下变频处理，得到零中频信号；

步骤二：脉冲存储模块实现对脉冲标志信号的延时，将脉冲标志信号直接进行转发，作为脉内存储模块的写信号；

步骤三：脉内存储模块接收下变频模块的输出的零中频信号；

步骤四：对脉内存储模块输出的延时后的信号进行正交调制，实现对信号的移频操作，并将移频后的信号输出；

步骤五：上变频模块对移频后的信号进行上变频操作，将零中频信号搬移到原始频率，从而得到延时、移频后的输出信号。

优选的，所述的步骤一具体采用以下方法实现的：步骤一脉冲检测模块接收输入信号，通过相数分解、取绝对值、门限监测等步骤得到脉冲检测标志；在进行脉冲检测的同时，下变频模块对输入信号进行下变频处理，得到零中频信号。