[实用新型]一种高灵活度低带宽的SSD主控芯片的运算加速电路

权利要求书

1.一种高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，包括：互联阵列、运算阵列和存储器；

所述运算阵列包括命令读取单元、回写控制单元和多个运算模块；每一运算模块包括输入队列处理单元、逻辑运算单元和输出队列处理单元；

所述输入队列处理单元与逻辑运算单元连接，所述逻辑运算单元与所述输出队列处理单元连接；各个运算模块中的输入队列处理单元均与所述互联阵列、所述命令读取单元连接，各个运算模块中的输出队列处理单元均与所述互联阵列、所述回写控制单元连接；

所述回写控制单元与所述存储器连接，所述存储器与所述命令读取单元连接。

2.如权利要求1所述的高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，所述命令读取单元用于读取命令信息，所述命令信息包含运算数据和运算层级；所述运算层级根据当前算式中各个逻辑运算的先后顺序确定。

3.如权利要求1所述的高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，所述命令读取单元为NAND读写控制器。

4.如权利要求1所述的高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，所述逻辑运算单元包括乘法运算阵列、加法运算阵列、减法运算阵列中的任一项。

5.如权利要求4所述的高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，

当所述逻辑运算单元为乘法运算阵列时，所述乘法运算阵列包括8bit精度乘法器阵列单元、16bit精度乘法器阵列单元、32bit精度乘法器阵列单元、64bit精度乘法器阵列单元中的任一项；

当所述逻辑运算单元为加法运算阵列时，所述加法运算阵列包括8bit精度加法器阵列单元、16bit精度加法器阵列单元、32bit精度加法器阵列单元、64bit精度加法器阵列单元中的任一项；

当所述逻辑运算单元为减法运算阵列时，所述减法运算阵列包括8bit精度减法器阵列单元、16bit精度减法器阵列单元、32bit精度减法器阵列单元、64bit精度减法器阵列单元中的任一项。

6.如权利要求1所述的高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，所述互联阵列为可配置连接总线。

7.如权利要求1所述的高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，所述回写控制单元为CPU。

8.如权利要求1所述的高灵活度低带宽的SSD主控芯片的运算加速电路，其特征在于，所述输入队列处理单元为MCU处理器，所述输出队列处理单元为MCU处理器。