[实用新型]带触摸和语音声控功能的大车多路监控系统

权利要求书

1.带触摸和语音声控功能的大车多路监控系统，其特征在于，包括显示屏主机(1)、按键模块(2)、支架(3)、高清线(4)、前摄像头(5)、后摄像头(6)、左摄像头(7)和右摄像头(8)；

所述按键模块(2)设置在显示屏主机(1)的侧面，所述支架(3)的一端与显示屏主机(1)的背面固定连接，所述支架(3)的另一端放置在置物平台上，所述高清线(4)与显示屏主机(1)的内部连接，所述前摄像头(5)、所述后摄像头(6)、所述左摄像头(7)和所述右摄像头(8)与高清线(4)的一端连接；

所述显示屏主机(1)内部设置有存储器模块、语音声控模块、触摸模块、LCD屏幕、处理器CPU主控模块、加密模块、电源模块和传感器模块；

所述电源模块的电流输出端与所述处理器CPU主控模块的电流输入端连接，为显示屏主机(1)供电；

所述处理器CPU主控模块的信号输出端通过所述传感器模块与所述前摄像头(5)、所述后摄像头(6)、所述左摄像头(7)和所述右摄像头(8)的信号输入端通信连接；

所述处理器CPU主控模块的信号输出端与所述按键模块(2)的信号输入端通信连接；

所述处理器CPU主控模块的信号输出端分别与所述语音声控模块、所述触摸模块、所述LCD屏幕的信号输入端通信连接；

所述处理器CPU主控模块的信号输出端分别与所述存储器模块和所述加密模块通信连接；

所述高清线(4)包括HDMI模块，所述HDMI模块的一端与所述处理器CPU主控模块通讯连接，所述HDMI模块的另一端与所述前摄像头(5)、所述后摄像头(6)、所述左摄像头(7)和所述右摄像头(8)的信号输出端通信连接。

2.根据权利要求1所述的带触摸和语音声控功能的大车多路监控系统，其特征在于，所述存储器模块包括FLASH存储和DRAM存储，其中FLASH存储包括UU1B芯片、UM1芯片、U1芯片、U22芯片、J9接口、J27接口；DRAM存储包括UU1A芯片、UD1芯片、UD2芯片；

所述UM1芯片与UU1B芯片通讯连接，所述UM1芯片的管脚与UU1B芯片的管脚连接，所述UU1B芯片的AC26、AB26、V25、W24、AA25、AA24、AA26、AC24、AA23、AC25、AE26、AC27、AD26、AE27的管脚分别与UM1芯片中的29、30、31、32、41、42、43、44、7、8、9、16、17、18管脚连接，所述UM1芯片的1、12、24、37管脚与电源电压VCC-NAND连接，所述电源电压VCC-NAND与存储器DRAM模块连接，所述UM1芯片的2、13、23、48、36、25管脚连接，所述UM1芯片的39、34管脚与电源电压VCC-PC连接，所述UM1芯片内的电源电压VCC-PC与UU1B内的电源电压VCC-PC连接，所述两者电源电压VCC-PC通过电容CM1接地，所述电源电压VCC-NAND的一端通过电容CM8与电容CN9接地，所述电源电压VCC-NAND的第二端通过电阻器R0402连接电源电压VCC-PC，所述电源电压VCC-PC的一端也通过电容CM12与电容CN13接地，所述UU1B芯片与U1芯片通讯连接，所述UU1B芯片的AE27、AD26、AC27、AE26、AB26、AC26分别与U1芯片的6、1、5、2、3、7管脚连接，所述U1芯片的电源负极VSS的4管脚接地，所述U1芯片的电源电压VCC的8管脚一端与电源电压VCC-NOR连接，另一端通过电容C345接地，所述U22芯片的1管脚的一端通过电阻R16接地，所述U22芯片与处理器CPU主控模块通讯连接，所述U22芯片的2、3管脚通过电筒C45接地，所述U22芯片的5管脚的第一端接至扬声器的负极，所述U22芯片的5管脚的第二端通过电阻R21与4管脚连接，所述U22的6管脚通过电容C54接地，所述7管脚接地，所述U22的8管脚接至扬声器的正极，所述J9接口与处理器CPU主控模块通讯连接，所述J9接口的9管脚的第二端与4管脚合并通过电容C349接地，然后通过电阻R0603与电源电压VCC-CARD连接，所述J9接口的12、11管脚合并接地，所述J27接口的3、4管脚合并后接地，所述J27接口的2管脚的第一端与麦克风的正极连接，第二端通过电容C46接地，第三端通过电阻R19、R17与处理器CPU主控模块连接，第四端通过电容C44接地，第五端通过电容C50与处理器CPU主控模块连接，所述J27接口的1管脚的第一端与麦克风的负极连接，第二端通过电容C52与2管脚连接，通过电容C56接地，所述第三端通过电容C55与处理器CPU主控模块连接；

所述UU1A芯片的R2、R1、AA1、Y1、Y2、T2、V3、U2、AA3、AC2、AC1、AD1、AG3、AF1、AF3、AG2管脚分别与UD1芯片的F2、G2、F7、F8、H8、E3、H7、H3、A2、A3、C2、C3、B8、A7、C8、D7管脚连接，所述UD1芯片的F3、G3、E7、C7、B7、D3管脚分别与UU1A芯片的U1、V1、AA2、AE2、AF2、AF4管脚连接，所述UD1芯片、UD2芯片与UU1D芯片通讯连接，所述UD1芯片的M8、H1管脚合并后与UD2芯片的M8、H1管脚合并后连接，所述UU1A芯片的L9、L8管脚分别通过电阻RD2、RD1接地，所述UD1芯片的N3、P7、P3、N2、P8、P2、R8、R2、T8、R3、L7、R7、N7、T3、T7、M7管脚分别与UU1A芯片的AA5、AA5、AE7、AD4、AC13、AD7、AD13、AE9、AD16、AC7、W5、AB17、AC15、AD9、AC17、W6管脚连接，并且与所述UD2芯片的N3、P7、P3、N2、P8、P2、R8、R2、T8、R3、L7、R7、N7、T3、T7、M7管脚连接，所述UD1芯片的M2、N8、M3、T2、L3、J3、K3、L2、L1管脚分别于UU1A芯片的AE4、AC11、AA6、U3、U5、W3、U6、AE13、AC9管脚连接，同时与UD2芯片的AE4、AC11、AA6、U3、U5、W3、U6、AE13、AC9管脚连接，所述UU1A芯片的AC3、R4管脚分别与UD1芯片的K1、J1管脚连接，同时分别与UD2芯片的K1、J1管脚连接；

所述UU1A芯片的AG5、AF5、AF11、AF10、AG9、AF9、AG6、AF6、AF12、AG12、AF14、AF13、AE17、AG17、AF17、AG18的管脚分别与UD2芯片的G2、H3、H8、H7、F8、F7、F2、E3、A2、C2、C3、A3、D7、B8、A7、C8的管脚连接，所述UD2芯片的F3、G3、E7、C7、B7、D3管脚分别与UU1A芯片的AF7、AF8、AG11、AG14、AG15、AF18管脚连接，所述UD2芯片的L9、L8管脚分别通过电阻RD5、RD4接地；所述UU1A芯片的R3管脚通过电阻RD3接地，所述UU1A芯片的W16管脚与电源电压VDD18-DRAM连接，所述VDD18-DRAM通过电容CD7接地，所述UU1A芯片的T10管脚与电源电压VDD-DREAM连接。