[实用新型]复合逻辑门电路和矿机设备有效
| 申请号： | 202120223949.3 | 申请日： | 2021-01-26 |
| 公开（公告）号： | CN214069906U | 公开（公告）日： | 2021-08-27 |
| 发明（设计）人： | 孔维新;于东;田文博;范志军;杨作兴 | 申请（专利权）人： | 深圳比特微电子科技有限公司 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094;H03K19/20 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 张小稳 |
| 地址： | 518000 广东省深圳市高*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 复合 逻辑 门电路 设备 | ||
1.一种复合逻辑门电路，其特征在于，所述复合逻辑门电路包括：
简单逻辑门电路、第一PMOS管和第一NMOS管；
其中，所述简单逻辑门电路包括第一逻辑门电路以及反相器电路，
其中，所述第一逻辑门电路被配置为接收第一输入信号和第二输入信号，并且输出第一输出信号，
其中，所述反相器电路包括第二PMOS管和第二NMOS管，所述第二PMOS管的源极耦接到电源输入端、漏极耦接到所述第二NMOS管的漏极、栅极被配置为接收所述第一输出信号，所述第二NMOS管的源极耦接到接地端、漏极耦接到所述第二PMOS管的漏极、栅极被配置为接收所述第一输出信号，
其中，所述第一PMOS管的源极耦接到所述第二PMOS管和所述第二NMOS管的漏极、漏极耦接到所述第一NMOS管的漏极、栅极被配置为接收第三输入信号，
其中，所述第一NMOS管的源极被配置为接收所述第一输出信号、漏极耦接到所述第一PMOS管的漏极、栅极被配置为接收所述第三输入信号，以及
其中，所述简单逻辑门电路为与门电路或者或门电路，并且所述第一逻辑门电路相应地为与非门电路或者或非门电路。
2.根据权利要求1所述的复合逻辑门电路，其特征在于，还包括传输门电路，所述传输门电路包括第三PMOS管和第三NMOS管，其中
所述第三PMOS管的栅极耦接到所述第二PMOS管的漏极和所述第一PMOS管的源极、源极耦接到所述第一PMOS管和所述第一NMOS管的漏极、漏极耦接到所述第一PMOS管和所述第一NMOS管的栅极，
所述第三NMOS管的栅极耦接到所述第一NMOS管的源极并且被配置为接收所述第一输出信号、源极耦接到所述第一PMOS管和所述第一NMOS管的栅极、漏极耦接到所述第一PMOS管和所述第一NMOS管的漏极。
3.根据权利要求1所述的复合逻辑门电路，其特征在于，还包括第二反相器电路，所述第二反相器电路包括第四PMOS管和第四NMOS管，其中
所述第四PMOS管的源极耦接到电源输入端、漏极耦接到所述第四NMOS管的漏极、栅极耦接到所述第一PMOS管和所述第一NMOS管的漏极，
所述第四NMOS管的源极耦接到接地端、漏极耦接到所述第四PMOS管的漏极、栅极耦接到所述第一PMOS管和所述第一NMOS管的漏极。
4.根据权利要求1所述的复合逻辑门电路，其特征在于，所述第一逻辑门电路为与非门电路，所述与非门电路包括：
第五PMOS管、第五NMOS管、第六PMOS管和第六NMOS管，
其中，所述第五PMOS管的源极耦接到电源输入端、漏极耦接到所述第六PMOS管和第五NMOS的漏极、栅极被配置为接收所述第一输入信号，
其中，所述第六PMOS管的源极耦接到电源输入端、漏极耦接到所述第五PMOS管和所述第五NMOS管的漏极、栅极被配置为接收所述第二输入信号，
其中，所述第五NMOS管的源极耦接到所述第六NMOS管的漏极、漏极耦接到所述第五PMOS管和所述第六PMOS管的漏极、栅极被配置为接收所述第一输入信号，
所述第六NMOS管的源极耦接到接地端、漏极耦接到所述第五NMOS管的源极、栅极被配置为接收所述第二输入信号，
其中所述第五PMOS管、所述第六PMOS管和所述第五NMOS管的漏极彼此耦接的节点被配置为输出所述第一输出信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳比特微电子科技有限公司，未经深圳比特微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202120223949.3/1.html，转载请声明来源钻瓜专利网。
