[实用新型]一种具有屏蔽栅电极的GaN异质结纵向半导体器件

说明书

本实用新型提供一种具有屏蔽栅电极的GaN异质结纵向半导体器件，纵向半导体器件包括半元胞结构，半元胞结构包括GaN N型重掺杂层、GaNN型漂移区层、势垒层、漏极、源极和栅极，漏极、GaN N型重掺杂层、GaNN型漂移区层和势垒层自下而上依次层叠设置，源极设在势垒层的上方。源极的下方设有介质槽，介质槽在纵向上贯穿势垒层并向下延伸至GaN N型漂移区层内，介质槽的底壁位于GaN N型漂移区层的上表面和下表面之间，介质槽内设置有隔离介质。半元胞结构还包括屏蔽栅电极，栅极与屏蔽栅电极均位于介质槽内并沿纵向间隔布置，屏蔽栅电极位于栅极的下方，栅极和屏蔽栅电极通过隔离介质隔离。该纵向半导体器件能够减小器件开关损耗，提升器件耐压能力。

技术领域

本实用新型涉及半导体器件技术领域，具体地说，是涉及一种具有屏蔽栅电极的GaN异质结纵向半导体器件。

背景技术

GaN HEMT器件具有导通电阻小，开关速度快，击穿电场高，饱和电流密度大等特点，受到了研究人员广泛关注。传统的GaN HEMT为横向器件，横向器件由于界面态的存在导致器件电流崩塌，使器件导通电阻增加。并且GaN HEMT器件在关断状态下由栅极和漏极之间的漂移区承受耐压。在耐压过程中漂移区的电场分布不均匀，通常会在栅极靠近漏极侧产生电场尖峰导致器件提前击穿，从而无法完全发挥GaN材料的宽禁带优势。同时，GaN横向器件的耐压受到栅漏距离(L_GD)的限制，L_GD越长器件耐压能力越强，但是通态电阻R_on会增大。而L_GD的增长会增大器件面积，降低晶圆利用率，增加器件成本。因此GaN HEMT器件在耐压等级大于1200V将失去优势，而GaN纵向结构器件能够适用在更高的耐压等级。

GaN纵向半导体器件依靠纵向漂移区耐压，纵向半导体器件以体电子为载流子通过体电子来导电，因此可以从根源上解决横向器件中电流崩塌的问题。另外，纵向半导体器件将电场峰值转移到器件的体内，从而避免了横向器件由于电场在栅附近处集中而引起器件过早击穿的问题。纵向半导体器件能够通过改变漂移区的厚度和漂移区的掺杂浓度来控制器件的击穿电压，因此可以解决横向器件用面积来换取器件耐压的问题，能够很好的降低生产成本。

现有的GaN纵向半导体器件的栅极到漏极的寄生电容(C_gd)较大，C_gd较大会延长器件关断时间导致器件开关损耗较高。并且现有的GaN纵向半导体器件主要依靠纵向漂移区耐压，漂移区的掺杂浓度会影响器件导通电阻和击穿电压，漂移区的掺杂浓度高时，R_on会减小，但是器件耐压能力会降低，漂移区的掺杂浓度低时，器件耐压能力会提升，但是R_on会增大。

发明内容

本实用新型的目的是提供一种能够减小器件开关损耗，同时提升器件耐压能力的具有屏蔽栅电极的GaN异质结纵向半导体器件。

为实现上述目的，本实用新型提供一种具有屏蔽栅电极的GaN异质结纵向半导体器件，包括半元胞结构，半元胞结构包括GaN N型重掺杂层、GaN N型漂移区层、势垒层、漏极、源极和栅极，漏极、GaN N型重掺杂层、GaN N型漂移区层和势垒层自下而上依次层叠设置，源极设置在势垒层的上方。源极的下方设置有介质槽，介质槽在纵向上贯穿势垒层并向下延伸至GaN N型漂移区层内，介质槽的底壁位于GaN N型漂移区层的上表面和下表面之间，介质槽内设置有隔离介质。半元胞结构还包括屏蔽栅电极，栅极与屏蔽栅电极均位于介质槽内并沿纵向间隔布置，屏蔽栅电极位于栅极的下方，栅极和屏蔽栅电极通过隔离介质隔离。

由上述方案可见，GaN异质结纵向半导体器件在栅极下方引入屏蔽栅电极，栅极与屏蔽栅电极被隔离介质隔开。通过屏蔽栅电极的引入将现有的栅极到漏极的寄生电容C_gd变为栅极到屏蔽栅电极的寄生电容C_gs与屏蔽栅电极到漏极的寄生电容C_sd串联的形式，串联后栅极到漏极的寄生电容C_gd会降低，从而减小器件的开关损耗。同时屏蔽栅电极还可以起到场板作用，调节栅极区域以及漂移区电场，提升器件耐压能力。