[实用新型]一种断电记忆电路

权利要求书

1.一种断电记忆电路，包括MCU（3）以及与MCU（3）相连的EEPROM（4），MCU（3）及EEPROM（4）与3V电源和地相连，其特征在于，还包括：

正向低压降稳压器（1），其IN管脚分别经电阻Ⅰ（5）连接于12V电源、经相互并联的无极性电容Ⅰ（6）和电容Ⅰ（7）接地，其GND管脚接地，其OUT管脚分别经相互并联的无极性电容Ⅱ（8）和电容Ⅱ（9）接地、经电感Ⅰ（10）连接于相互并联的电容Ⅲ（11）和无极性电容Ⅲ（12）的一端、经电阻Ⅲ（13）连接于三极管（16）的集电极，相互并联的电容Ⅲ（11）和无极性电容Ⅲ（12）的另一端接地，电感Ⅰ（10）的另一端连接于3V电源，MCU（3）的I/O管脚分别连接于二极管Ⅰ（15）的负极以及经电阻Ⅳ（14）连接于三极管（16）的集电极，二极管Ⅰ（15）的正极分别接地以及连接于三极管（16）的发射极，三极管（16）的基极分别连接于电阻Ⅴ（17）和电阻Ⅵ（18）的一端，电阻Ⅴ（17）的另一端分别接地以及经无极性电容Ⅳ（20）连接于稳压二极管（19）的正极，电阻Ⅵ（18）的另一端连接于稳压二极管（19）的正极，稳压二极管（19）的负极连接于12V电源；

降压DC-DC转换器（2），其BOOT管脚连接于无极性电容Ⅴ（22）的一端，无极性电容Ⅴ（22）的另一端分别连接于降压DC-DC转换器（2）的SW管脚、二极管Ⅱ（23）的负极以及电感Ⅱ（21）的一端，电感Ⅱ（21）的另一端分别连接于电阻Ⅻ（32）的一端、经电容Ⅶ（37）接地以及12V电源，电阻Ⅻ（32）的另一端分别连接于降压DC-DC转换器（2）的FB管脚以及经电阻XIII（34）接地，二极管Ⅱ（23）的正极分别连接于降压DC-DC转换器（2）的GND管脚以及接地，降压DC-DC转换器（2）的COMP管脚分别连接于电阻Ⅺ（30）的一端以及无极性电容Ⅸ（33）的一端，电阻Ⅺ（30）的另一端经无极性电容Ⅷ（31）接地，无极性电容Ⅸ（33）的另一端接地，降压DC-DC转换器（2）的GND管脚接地，降压DC-DC转换器（2）的VIN管脚分别连接于二极管Ⅲ（24）的负极以及电阻Ⅷ（27）的一端，二极管Ⅲ（24）的正极连接于直流电源的正极，电阻Ⅷ（27）的另一端分别连接于降压DC-DC转换器（2）的EN管脚以及电阻Ⅸ（28）的一端，电阻Ⅸ（28）的另一端分别连接于直流电源的负极以及接地，降压DC-DC转换器（2）的RT/CLK管脚连接于电阻Ⅹ（29）的一端，电阻Ⅹ（29）的另一端分别连接于直流电源的负极以及接地；

所述正向低压降稳压器（1）为LT1117-3.3型正向低压降稳压器；

所述降压DC-DC转换器（2）为TPS54560DDAR型降压DC-DC转换器。

2.根据权利要求1所述的断电记忆电路，其特征在于：还包括相互并联的电容Ⅴ（35）和电容Ⅵ（36），相互并联的电容Ⅴ（35）和电容Ⅵ（36）与电容Ⅶ（37）相并联。

3.根据权利要求1所述的断电记忆电路，其特征在于：还包括相互并联的无极性电容Ⅵ（25）及无极性电容Ⅶ（26），相互并联的无极性电容Ⅵ（25）及无极性电容Ⅶ（26）一端连接于降压DC-DC转换器（2）的VIN管脚，其另一端接地。