[实用新型]一种GIP电路

说明书

本实用性新公开了一种GIP电路，T1控制端连接G(n‑4)；T2输入端连接Qb，T2输出端连接Q，T2控制端连接G(n‑4)，T3输出端连接Qb，T3控制端连接G(n+4)；T4输入端连接Qb，T4输出端连接Q，T4控制端连接G(n+4)；T5输入端连接Q，T5输出端连接Qb，T5控制端连接P；T6输入端连接Qb，T6控制端连接P，T7输出端连接P，T8输出端连接Qb，T8控制端连接Q；T9输出端连接G(n)，T9控制端连接Q；T10输入端连接P，T10控制端连接Q；T11输入端连接G(n)，T11控制端连接P；C1一极板连接Q，C1另一极板连接G(n)。上述技术方案解决因输出波形异常导致的画面显示异常问题。

技术领域

本实用性新涉及显示技术领域，尤其涉及一种GIP电路。

背景技术

对于显示面板而言，画面的显示质量是至关重要的，而显示质量又与GIP 电路的输出波形息息相关。当GIP电路的输出波形存在异常时，往往会引起面板的显示问题的产生。

为了降低显示面板的制造成本并借以实现窄边框的目的，在制造过程中通常采用GIP(Gate in Panel，门面板)技术，直接将栅极电路(即GIP电路) 集成于平板显示面板上。GIP电路的输出波形易受晶体管的漏电影响，从而导致GIP电路的输出波形出现失真的情况。失真的输出波形又会造成显示面板内显示区域的晶体管开启和关闭出现问题，从而导致显示面板的显示出现异常。

发明内容

为此，需要提供一种GIP电路，解决栅极电路的输出波形易受晶体管的漏电影响的问题。

为实现上述目的，本申请提供了一种GIP电路，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11和电容C1；

所述晶体管T1的输入端连接电压信号FW，所述晶体管T1的输出端连接 Qb节点，所述晶体管T1的控制端连接栅极G(n-4)；

所述晶体管T2的输入端连接Qb节点，所述晶体管T2的输出端连接Q节点，所述晶体管T2的控制端连接栅极G(n-4)；

所述晶体管T3的输入端连接电压信号BW，所述晶体管T3的输出端连接 Qb节点，所述晶体管T3的控制端连接栅极G(n+4)；

所述晶体管T4的输入端连接Qb节点，所述晶体管T4的输出端连接Q节点，所述晶体管T4的控制端连接栅极G(n+4)；

所述晶体管T5的输入端连接Q节点，所述晶体管T5的输出端连接Qb节点，所述晶体管T5的控制端连接P节点；

所述晶体管T6的输入端连接Qb节点，所述晶体管T6的输出端连接电压信号VGL，所述晶体管T6的控制端连接P节点；

所述晶体管T7的输入端连接电压信号VGH，所述晶体管T7的输出端连接 P节点，所述晶体管T7的控制端连接时钟信号CKn；

所述晶体管T8的输入端连接电压信号VGH，所述晶体管T8的输出端连接 Qb节点，所述晶体管T8的控制端连接Q节点；

所述晶体管T9的输入端连接时钟信号CKn，所述晶体管T9的输出端连接栅极G(n)，所述晶体管T9的控制端连接Q节点；

所述晶体管T10的输入端连接P节点，所述晶体管T10的输出端连接电压信号VGL，所述晶体管T10的控制端连接Q节点；

所述晶体管T11的输入端连接栅极G(n)，所述晶体管T11的输出端连接电压信号VGL，所述晶体管T11的控制端连接P节点；

所述电容C1的一极板连接Q节点，所述电容C1的另一极板连接栅极G (n)。