[实用新型]一种立体匹配加速电路、图像处理器及三维成像电子设备

权利要求书

1.一种立体匹配加速电路，其特征在于，包括：第一数量的并行匹配代价计算电路、初始代价缓存模块、代价聚合模块和视差选择电路模块；

所述并行匹配代价计算电路用于针对待识别目标对应的参考图像和目标图像，按预设的匹配指令对所述参考图像的像素和所述目标图像的像素进行代价匹配并行计算以获得初始匹配代价；

所述初始代价缓存模块用于将所述初始匹配代价缓存后输出；

所述代价聚合模块用于将所述初始代价缓存模块输出的初始匹配代价进行代价聚合；

所述视差选择电路模块根据所述代价聚合模块的代价聚合结果进行视差选择输出视差图。

2.根据权利要求1所述的立体匹配加速电路，其特征在于，所述并行匹配代价计算电路包括第二数量的子匹配电路；

所述子匹配电路用于在每个操作周期，对输入图像块在行或列方向上的所述第二数量的像素进行初始代价匹配计算，其中所述输入图像块为所述参考图像的子图像块或所述目标图像的子图像块。

3.根据权利要求2所述的立体匹配加速电路，其特征在于，所述子匹配电路包括第一延时寄存器组、第二延时寄存器组和初始代价计算电路，所述初始代价计算电路包括公共端口、若干目标端口和若干相似度算子计算单元，其中所述若干目标端口的数量与所述若干相似度算子计算单元的数量相等；

所述第一延时寄存器组用于接收所述参考图像的像素，并在每个操作周期，将所述参考图像的像素送入所述公共端口；

所述第二延时寄存器组用于接收所述目标图像的像素，并在每个操作周期，将所述目标图像的像素送入对应的目标端口；

所述相似度算子计算单元用于根据预设的匹配代价算法，对所述公共端口和所述目标端口的数据进行匹配代价计算以获得初始匹配代价，并输出所获得的初始匹配代价。

4.根据权利要求3所述的立体匹配加速电路，其特征在于，所述第一延时寄存器组包括串行输入串行输出的移位寄存器，所述第二延时寄存器组包括串行输入并行输出的移位寄存器；

所述子匹配电路还包括：延时单元用于对所述串行输入串行输出的移位寄存器中的所述参考图像的像素进行延时移位以送入所述公共端口，对所述串行输入并行输出的移位寄存器中的所述目标图像的像素送入该寄存器对应的所述目标端口和该寄存器对应的下一个寄存器。

5.根据权利要求3所述的立体匹配加速电路，其特征在于，所述子匹配电路还包括：

第一窗口变换电路，根据第一缓存策略将所述参考图像的像素缓存为第一像素数据，并将所述第一像素数据输出至所述第一延时寄存器组；

第二窗口变换电路，根据第二缓存策略将所述目标图像的像素缓存为第二像素数据，并将所述第二像素数据输出至所述第二延时寄存器组。

6.根据权利要求2所述的立体匹配加速电路，其特征在于，所述并行匹配代价计算电路还包括：

第一图像缓存电路，将所述参考图像的像素按第三缓存策略进行缓存，以将缓存的数据向对应的所述子匹配电路传输；

第二图像缓存电路，将所述目标图像的像素按第四缓存策略进行缓存，以将缓存的数据向所述子匹配电路传输。

7.根据权利要求1所述的立体匹配加速电路，其特征在于，所述视差选择电路模块包括：

并行WTA电路，从所述代价聚合模块输出的代价聚合结果中，获得目标图像对应的第一视差；

串行WTA电路，从所述代价聚合模块输出的代价聚合结果中，获得参考图像对应的第二视差；

交叉验证电路，对所述第一视差和所述第二视差进行像素对的交叉验证，以输出视差图。

8.根据权利要求7所述的立体匹配加速电路，其特征在于，所述视差选择电路模块还包括：视差优化电路，对所述交叉验证电路输出的视差图进行视差优化。