[实用新型]低频振荡电路、振荡器、电源及电子设备有效
申请号: | 202120639210.0 | 申请日: | 2021-03-29 |
公开(公告)号: | CN214380843U | 公开(公告)日: | 2021-10-08 |
发明(设计)人: | 王鹏;罗鹏;王卫华;陈磊;张泽伟 | 申请(专利权)人: | 晟矽微电子(南京)有限公司 |
主分类号: | H03K3/03 | 分类号: | H03K3/03 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 211800 江苏省南京市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 低频 振荡 电路 振荡器 电源 电子设备 | ||
1.一种低频振荡电路,其特征在于,所述电路包括:
基准电流产生模块,用于产生基准电流;
环路振荡模块,连接于所述基准电流产生模块,包括第二延迟振荡单元、第一延迟振荡单元、第一反相器、第二反相器、第二与非门、第一与非门,其中,
所述第二延迟振荡单元的第一输入端连接于所述第一反相器的输出端,用于接收第二信号,所述第二延迟振荡单元的输出端连接于所述第二与非门的第一输入端,所述第二与非门的第二输入端连接于所述第一与非门的输出端,所述第二与非门的输出端连接于所述第一与非门的第二输入端及所述第二反相器的输入端,所述第一与非门的第一输入端连接于所述第一延迟振荡单元的输出端,所述第一反相器的输入端及所述第一延迟振荡单元的第一输入端连接于所述第二反相器的输出端,用于接收第一信号,
所述第二延迟振荡单元的第二输入端及所述第一延迟振荡单元的第二输入端连接于所述基准电流产生模块,所述第二延迟振荡单元用于根据所述基准电流对所述第二信号延时第二时间,所述第一延迟振荡单元用于根据所述基准电流对所述第一信号延时第一时间,
其中,所述第一信号的振荡频率为所述第一时间、所述第二时间的和的倒数。
2.根据权利要求1所述的电路,其特征在于,所述基准电流产生模块包括第一PMOS晶体管、第二PMOS晶体管、电阻、第一NMOS晶体管,其中,
所述第一PMOS晶体管的源极连接于所述第二PMOS晶体管的源极,用于接收电源电压,所述第一PMOS晶体管的栅极连接于所述第二PMOS晶体管的栅极及所述第一PMOS晶体管的漏极、所述电阻的第一端,
所述电阻的第二端连接于所述第一NMOS晶体管的源极及地,
所述第二PMOS晶体管的漏极连接于所述第一NMOS晶体管的漏极及所述第一NMOS晶体管的栅极,
其中,所述第一PMOS晶体管、第二PMOS晶体管的宽长比相同,
其中,流过所述电阻的电流为所述基准电流。
3.根据权利要求2所述的电路,其特征在于,所述第一延迟振荡单元包括第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第一电容、第三反相器、第四反相器,其中,
所述第三PMOS晶体管的源极连接于所述第四PMOS晶体管的源极,用于接收所述电源电压,所述第三PMOS晶体管的漏极连接于所述第五PMOS晶体管的源极,
所述第五PMOS晶体管的栅极连接于所述第二NMOS晶体管的栅极,用于接收所述第一信号,
所述第五PMOS晶体管的漏极连接于所述第二NMOS晶体管的漏极、所述第一电容的第一端、所述第四PMOS晶体管的栅极,
所述第二NMOS晶体管的源极连接于所述第一电容的第二端、所述第三NMOS晶体管的源极及地,
所述第三NMOS晶体管的栅极连接于所述第一NMOS晶体管的栅极,
所述第三NMOS晶体管的漏极连接于所述第四PMOS晶体管的漏极、所述第三反相器的输入端,
所述第三反相器的输出端连接于所述第四反相器的输入端,所述第四反相器的输出端连接于所述第一与非门的第一输入端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于晟矽微电子(南京)有限公司,未经晟矽微电子(南京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202120639210.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种思政教育授课用图文吊挂装置
- 下一篇:一种变压器冷却器的温度控制装置