[实用新型]一种WIFI射频前端

说明书

本实用新型公开了一种WIFI射频前端，包括FPGA模块、时钟模块和多个射频收发模块；每一个所述的射频收发模块均包括射频发射通道、射频接收通道、DAC模块、ADC模块、环形器和收发天线，所述射频发射通道的输入端通过DAC模块与FPGA连接，所述射频发射通道的输出端通过环形器与收发天线连接；所述射频接收通道的输入端通过环形器与收发天线连接，射频接收通道的输出端通过ADC模块与所述FPGA模块连接。本实用新型将校正组件集成在WIFI射频前端的其中一个通道中，能够根据需要对WIFI射频前端的各个通道进行校正。

技术领域

本实用新型涉及通信领域，特别是涉及一种WIFI射频前端。

背景技术

随着通信技术的发展，WIFI射频前端越来越多的出现在社会生活、工作中，起到着越来越重要的作用，WIFI射频前端一般包含多个通道，在实际工作过程中由于通道不一致或通道存在误差的问题，会严重影响WIFI射频信号的收发，不利于WIFI射频信号的正常工作。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种WIFI射频前端，将校正组件集成在WIFI射频前端的其中一个通道中，能够根据需要对WIFI射频前端的各个通道进行校正。

本实用新型的目的是通过以下技术方案来实现的：一种WIFI射频前端，包括FPGA模块、时钟模块和多个射频收发模块；

每一个所述的射频收发模块均包括射频发射通道、射频接收通道、DAC模块、ADC模块、环形器和收发天线，所述射频发射通道的输入端通过DAC模块与FPGA连接，所述射频发射通道的输出端通过环形器与收发天线连接；所述射频接收通道的输入端通过环形器与收发天线连接，射频接收通道的输出端通过ADC模块与所述FPGA模块连接。

所述时钟模块包括外供时钟接口、PLL锁相环和功分器，所述PLL锁相环的输入端通过外供时钟接口接收100MKz的时钟信号，PLL锁相环的输出端通过功分器分别与每一个射频收发模块连接，用于提供本振信号。

优选地，所述WIFI射频前端还包括与FPGA模块连接的LVDS接口、SPI接口、UART接口和SMA接口。所述射频收发模块的数目为4个。

优选地，所述射频发射通道包括第一AMP放大器、第一射频滤波器、第一混频器、第二AMP放大器、第二射频滤波器和功率放大器，所述第一AMP放大器的输入端与DAC模块连接，第一AMP放大器的输出端通过第一射频滤波器与第一混频器的一个输入端连接，第一混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第一混频器的输出端依次通过第二AMP放大器、第二射频滤波器和功率放大器与所述环形器连接。所述射频接收通道包括第一切换开关、低噪声放大器、第三射频滤波器、第二混频器、第四射频滤波器、第三AMP放大器和自动增益控制放大器；

所述第一切换开关的输入端与所述环形器连接，第一切换开关的输出端依次通过低噪声放大器、第三射频滤波器与所述第二混频器的一个输入端连接，第二混频器的另一个输入端与所述时钟模块连接，接收来自时钟模块的本振信号，第二混频器的输出端依次通过四射频滤波器、第三AMP放大器和自动增益控制放大器与ADC模块连接。

优选地，所述第一切换开关为单刀双掷开关，第一切换开关的动端作为其输入端，用于连接所述环形器，第一切换开关的第一个不动端接地，第一切换开关的第二个不动端作为其输出端，用于连接低噪声放大器。

所述多个射频收发模块，其中一个射频收发模块集成有校正组件；所述校正组件包括第二切换开关、第三切换开关、第四切换开关和收发校正天线，所述第二切换开关、第三切换开关和第四切换开关均为单刀双掷开关；

所述第二切换开关设置于第二射频滤波器和功率放大器之间，第二切换开关的动端作为输入端连接所述第二射频滤波器，第二切换开关的两个不动端作为输出端，其中，第一个不动端连接功率放大器，第二个不动端连接第四切换开关；