[实用新型]一种噪声滤波电路及低压差线性稳压器

说明书

本实用新型公开了一种噪声滤波电路及低压差线性稳压器，涉及集成电路技术领域。低压差线性稳压器中，电阻反馈网络会将基准电压源的噪声直接放大，如果将放大电路置于噪声滤波电路之前，则可以大大降低低压差线性稳压器的输出噪声。本实用新型将所述噪声滤波电路接入所述低压差线性稳压器中，反馈网络将基准电压源的噪声直接放大，因此第一电阻与第二电阻的比值为0，即反馈系数为1，若噪声滤波电路已经将基准的噪声完全滤除，则稳压器的输出噪声中仅包含误差放大器的等效输入噪声。本实用新型提供的噪声滤波电路在不增加芯片管脚基础上，大大减小了经过噪声滤波电路后的基准电压的上电时间，同时满足电路中关键模块对低噪声和快速启动的需求。

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种噪声滤波电路及低压差线性稳压器。

背景技术

低压差线性稳压器(LDO)是模拟射频电路的基本模块之一，为其它模块提供与温度、电源、负载几乎无关的基准电源。大部分电路，如振荡器，锁相环、数据转换器等都对基准电源的噪声较为敏感，因此低噪声LDO是高性能电路系统的必要组成部分。

LDO包括基准电压源、误差放大器、电阻反馈网络R_F1和R_F2和功率MOS 管M_P。LDO的输出噪声主要由基准电压源贡献，另一小部分由误差放大器贡献，反馈网络会放大误差放大器和基准电压源的噪声。假设基准电压源的输出噪声功率谱密度为V_nBG²，误差放大器的等效输入噪声的功率谱密度为V_nEA²，则LDO 的输出噪声功率谱密度为V_LDO²＝(V_nBG²+V_nEA²)(1+R_F1/R_F2)²。

现有技术中，为了降低LDO的输出噪声一般会将电容外置以获得较低的截止频率，或者采用片上电容加片上电阻的方式来构造低通滤波器。但是将电容外置会多消耗芯片一个引脚，浪费芯片资源，且会引起上电时间过长，而采用片上电容加片上电阻的方式虽然可以避免额外消耗芯片一个引脚，但是该结构面积过大，且也会引起上电时间过长。

实用新型内容

本实用新型目的在于，提供一种噪声滤波电路及低压差线性稳压器，以实现在不增加芯片管脚基础上，大大减小经过噪声滤波电路后的基准电压的上电时间，同时满足电路中关键模块对低噪声和快速启动的需求。

为实现上述目的，本实用新型实施例提供一种噪声滤波电路，所述噪声滤波电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一电容和第二电容；