[实用新型]一种基于MQA全解码输出高清音频系统

权利要求书

1.一种基于MQA全解码输出高清音频系统，其特征在于：所述基于MQA全解码输出高清音频系统包括音频处理模块、模拟电子模块、功放/运放模块、存储模块、供电转换模块及转接模块，所述转接模块的输出端连接所述音频处理模块的输入端，所述音频处理模块的输出端连接所述模拟电子模块的输入端，所述模拟电子模块的输出端连接所述功放/运放模块的输入端，所述存储模块的输出端连接所述音频处理模块的输入端，所述供电转换模块的输出端连接所述音频处理模块的输入端。

2.根据权利要求1所述的基于MQA全解码输出高清音频系统，其特征在于，所述音频处理模块包括微处理器、电容C17、电容C18、电容C19、电容C20、电容C21、电容C22、电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C11、电容C12、电容C13、电容C14、电容C15、电容C16、电容C30、电阻R9、电阻R23、电阻R24、电阻R25、电阻R27、电阻R28、电阻R29、电阻R30、电阻R38、电阻R46、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R39、发光二极管LED9、发光二极管LED3、发光二极管LED4、发光二极管LED5、发光二极管LED6、发光二极管LED7、发光二极管LED8、发光二极管LED10、电阻R13、电阻R1、电阻R2及音频时钟单元，所述音频时钟单元的输出端连接所述微处理器的输入端，所述微处理器包括芯片U2A、芯片U2B、芯片U2C、芯片U2D及芯片U2E，所述芯片U2A的第31脚连接所述电阻R23的一端，所述芯片U2A的第57脚连接所述电阻R24的一端，所述芯片U2A的第58脚连接所述电阻R25的一端，所述芯片U2A的第3脚连接所述电阻R27的一端，所述芯片U2A的第4脚连接所述电阻R28的一端，所述芯片U2A的第5脚连接所述电阻R29的一端，所述芯片U2A的第7脚连接所述电阻R30的一端，所述芯片U2B的第112脚经所述电阻R38连接所述LED9的阳极，所述芯片U2B的第72脚经所述电阻R32连接所述LED3的阳极，所述芯片U2B的第74脚经所述电阻R33连接所述LED4的阳极，所述芯片U2B的第82脚经所述电阻R34连接所述LED5的阳极，所述芯片U2B的第84脚经所述电阻R35连接所述LED6的阳极，所述芯片U2B的第75脚经所述电阻R36连接所述LED7的阳极，所述芯片U2B的第76脚经所述电阻R37连接所述LED8的阳极，所述芯片U2B的第77脚经所述电阻R39连接所述LED10的阳极，所述芯片U2C的第44、105、6、14、19、29、42、52、67、78、83、92、110及111脚分别连接所述电容C17的一端、电容C18的一端、电容C19的一端、电容C20的一端、电容C21的一端、电容C22的一端及电容C23的一端，所述芯片U2C的第103脚分别连接所述电容C30的一端及电阻R9的一端，所述芯片U2C的第11、16、17、24、36、41、56、60、73、80、81、87、101、102、120、126及49脚分别连接所述电阻R9的另一端、电容C11的一端、电容C12的一端、电容C13的一端、电容C14的一端、电容C15的一端、电容C16的一端、电容C24的一端、电容C25的一端、电容C26的一端、电容C27的一端、电容C28的一端及电容C29的一端，所述芯片U2D第124脚连接所述电阻R13的一端，所述芯片U2E的第45脚连接所述电阻R1的一端，所述芯片U2E的第48脚连接所述电阻R2的一端。

3.根据权利要求2所述的基于MQA全解码输出高清音频系统，其特征在于，所述音频时钟单元包括晶振Y1、电容C31、电容C32、晶振Y2、接线柱P2、芯片U5、电容C33、电阻R10、电阻R11及电阻R12，所述晶振Y1的第4脚经所述电容C31接地，所述晶振Y1的第3脚分别连接所述电容C34的一端、晶振Y2的第3脚及接线柱P2的第1脚，所述晶振Y2的第4脚经所述电容C32接地，所述接线柱P2的第2、4脚分别连接所述芯片U5的第1、3、6脚，所述芯片U5的第8脚经所述电容C33接地，所述芯片U5的第7脚连接所述电阻R10的一端，所述芯片U5的第5脚连接所述电阻R11的一端，所述芯片U5的第2脚连接所述电阻R12的一端。