[实用新型]一种双上升沿触发脉冲发生电路和系统

说明书

本实用新型提供了一种双上升沿触发脉冲发生电路和系统，其中，电路包括：触发器模块、第一逻辑门模块、第二逻辑门模块；触发器模块包括第一触发器模块与第二触发器模块；第一触发器模块的输入端接收外部输入的第一触发信号，第一触发器模块的复位信号端与第一逻辑门模块的输出端连接，第一触发器模块的反相位输出端与第二逻辑门模块的输入端连接，第一触发器模块的同相位输出端与第二触发器模块的复位信号端连接；第二触发器模块的输入端接收外部输入的第二触发信号，第二触发器模块的同相位输出端与第一逻辑门模块的输入端连接。本实用新型解决了现有技术具有时间边沿抖动的问题，并且可以得到稳定的时间差目标脉冲与高速分辨率宽度目标脉冲。

技术领域

本实用新型涉及数字电路技术领域，尤其是涉及一种双上升沿触发脉冲发生电路和系统。

背景技术

D触发器在数字系统和计算机中有着广泛的应用，触发器具有两个稳定状态，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，常见的两种信号的触发方式：a)上升沿触发；b)下降沿触发。

现有技术中，采用单片机或者现场可编程门阵列(Field Programmable GateArray，FPGA)处理双脉冲沿变触发，都具有时间边沿抖动大，脉冲宽度不精确等特点，并且对于单片机而言，很难捕获得到纳秒级别时间。

基于此，亟需对现有技术做出改进，解决脉冲时间边沿抖动问题，以得到双上升沿时间差的高速脉冲信号与高速分辨率宽度脉冲信号。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种双上升沿触发脉冲发生电路和系统，以解决现有技术双脉冲沿变触发具有时间边沿抖动的技术问题。

第一方面，本实用新型实施例提供了一种双上升沿触发脉冲发生电路，包括：触发器模块、第一逻辑门模块、第二逻辑门模块；触发器模块包括第一触发器模块与第二触发器模块；第一触发器模块的输入端接收外部输入的第一触发信号，第一触发器模块的复位信号端与第一逻辑门模块的输出端连接，第一触发器模块的反相位输出端与第二逻辑门模块的输入端连接，第一触发器模块的同相位输出端与第二触发器模块的复位信号端连接；第二触发器模块的输入端接收外部输入的第二触发信号，第二触发器模块的同相位输出端与第一逻辑门模块的输入端连接；第一触发器模块用于在接收到第一触发信号的上升沿后，将第一触发器模块的反相位输出端输出的低电平传输至第二逻辑门模块的输入端；第二逻辑门模块用于接收第一触发器模块传输的低电平并将低电平翻转得到高电平，从第二逻辑门模块的输出端输出高电平的目标脉冲；第二触发器模块用于接收到第二触发信号的上升沿后，将第二触发器模块的同相位输出端输出的高电平传输至第一逻辑门模块；第一逻辑门模块用于接收第二触发器模块传输的高电平并将高电平翻转得到低电平，将低电平传输至第一触发器模块的复位信号端；当第一触发器模块的复位信号端接收到第一逻辑门模块传输的低电平后，第一触发器模块用于将输出状态由初始状态调整为翻转状态，并将第一触发器的反相位输出端输出的高电平传输至第二逻辑门模块的输入端；第二逻辑门模块还用于接收第一触发器模块传输的高电平并将高电平翻转得到低电平，从第二逻辑门模块的输出端输出低电平的目标脉冲。

在本实用新型较佳的实施例中，触发器模块为双D触发器；第一逻辑门模块和第二逻辑门模块均为反相器。

在本实用新型较佳的实施例中，第一触发器模块的控制端与外部的第一工作电压连接，当第一触发器模块的输入端与第一触发器模块的控制端的电压均为高电平时，第一触发器模块的正相位输出端与第一触发器模块的反相位输出端的输出状态均为初始状态；当第一触发器模块的输入端与第一触发器模块的控制端处的电压不相等时，第一触发器模块的正相位输出端与反相位输出端输出状态为翻转状态。