[实用新型]一种模拟信号转数字信号的采样电路、系统及设备

说明书

本实用新型公开了一种模拟信号转数字信号的采样电路、系统及设备，电路包括ADC模数转换模块、先进先出存储器模块、处理器模块、时钟源电路模块以及指令获取模块；时钟源电路模块用于根据指令获取模块的指令进行采样率的切换；ADC模数转换模块的输出端连接至先进先出存储器模块的输入端，先进先出存储器模块的输出端连接至处理器模块；时钟源电路模块的输入端连接至指令获取模块，时钟源电路模块的输出端连接至ADC模数转换模块的输入端；本实用新型在ADC采样过程中不占用CPU资源，能够实现采用率便捷控制，低速DSP处理也能做到高速采样模拟信号；本实用新型的电路成本低，电路简单但可靠，可广泛应用于集成电子电路技术领域。

技术领域

本实用新型涉及集成电子电路技术领域，尤其是一种模拟信号转数字信号的采样电路、系统及设备。

背景技术

现有技术中，对模拟信号采集的过程中，采样频率应该大于等于2倍的模拟信号时，才能由采样后的序列恢复原始模拟信号。例如，对进行均匀采样，按照采样定理，采样频率ω_m必须大于奈魁斯特频率2ω₀，即ω_m2ω₀，才能无失真地由采样后的离散信号恢复或重建s(t)原始信号。由于模拟信号的频率是未知的，所以只能改变ADC采样率来读取模拟信号，以便DSP能采样到良好的数据。在DSP或单片机中产生一个高速采样率时钟是目前比较主流的方法。

但在目前较为主流的方法，其也存在一定的缺陷，例如，低速的DSP或单片机产生一个高速ADC采样率时钟比较困难。当ADC采样率大于DSP或单片机的工作时钟时，很难实现；利用高速DSP上百兆的速度可以产生高速ADC采样率，但是高速DSP成本过高；利用DDS函数信号发生器做ADC采样率是可以的。但高频率时电路成本高，电路稳定性不好。

实用新型内容

为解决上述技术问题之一，本实用新型的目的在于：提供一种成本更低，稳定效果更好的模拟信号转数字信号的采样电路、系统及设备。

本实用新型所采取的技术方案是：

第一方面，本实用新型方案提供了一种模拟信号转数字信号的采样电路，包括ADC模数转换模块、先进先出存储器模块、处理器模块、时钟源电路模块以及指令获取模块；

其中，所述时钟源电路模块用于根据所述指令获取模块的指令进行采样率的切换；所述ADC模数转换模块的输出端连接至所述先进先出存储器模块的输入端，所述先进先出存储器模块的输出端连接至所述处理器模块；所述时钟源电路模块的输入端连接至所述指令获取模块，所述时钟源电路模块的输出端连接至所述ADC模数转换模块的输入端。

在一些可选的实施例中，所述时钟源电路模块包括有源晶振、十进制计数器分频器、频率选择器以及二进制计数器；

所述有源晶振的输出端连接至所述十进制计数器分频器的输入端，所述十进制计数器分频器的输出端连接至所述频率选择器的输入端，所述二进制计数器的输出端连接至所述频率选择器的输入端，所述二进制计数器的输入端连接至所述指令获取模块。

在一些可选的实施例中，所述ADC模数转换模块包括采样芯片和数据锁存器；所述采样芯片的输出端连接至所述数据锁存器的输入端。

在一些可选的实施例中，所述采样芯片为AD9049芯片，所述数据锁存器为SN74LVC823A芯片。

在一些可选的实施例中，所述先进先出存储器模块为IDT72V01芯片。

在一些可选的实施例中，所述处理器模块为DSP处理器或MCU单片机。

在一些可选的实施例中，所述电路还包括第一显示模块和第二显示模块，所述第一显示模块的输入端连接至所述时钟源电路模块的输出端；所述第二显示模块的输入端连接至所述处理器模块。

在一些可选的实施例中，所述指令获取模块为物理按键模块。