[实用新型]一种高击穿电压的GaN HEMT元件

说明书

本实用新型公开了一种高击穿电压的GaN HEMT元件，包括设置在衬底上的成核层；成核层的上方设有缓冲层，缓冲层的上方设有背部势垒层；背部势垒层上设有经刻蚀形成的背部势垒区，背部势垒区包括多个背部势垒块背部势垒区上方依次设有沟道层和势垒层；势垒层的两端均设有欧姆接触窗口，欧姆接触窗口内设有多层电极；势垒层上还设有栅极金属接触窗口，栅极金属接触窗口内设有栅极肖特基接触；多层电极和栅极肖特基接触之间设有钝化层。本实用新型通过将背部势垒区分割，形成多个背部势垒区，多个背部势垒区通过自发极化产生若干电场峰值，大大提升产品成品率。

技术领域

本实用新型属于半导体器件技术领域，涉及一种高击穿电压的GaN HEMT元件。

背景技术

随着电力电子系统的发展和完善，如何用更高的效率和更少的能源获得更高的功率已成为目前亟需解决的问题。第三代半导体以其禁带宽度宽、临界击穿电场强度高、载流子饱和漂移速度快、耐高温能力强等特点逐步进入研究人员的视野。GaN材料作为第三代半导体材料中最优越的材料之一，其异质结场效应晶体管AlGaN/GaN HEMT是目前较为成熟的结构之一。

理论上GaN具有更高的击穿电场(3MV/cm)，但是由于GaN HEMT栅极边缘电场集中效应，在器件栅极靠近漏极的一侧产生横向峰值电场，使得器件无法发挥其材料高击穿电场的优势，因而无法获得理论上很高的击穿电压。针对这一问题，许多新技术被提出，这些技术包括：背势垒技术、场板技术、衬底转移技术、F离子注入技术、超晶格缓冲层等。背势垒技术由于电场调制效果明显、对器件高频特性无影响、可靠性高等特点，具有很高的应用价值。但是目前背势垒技术的背部势垒区是通过MOCVD整片淀积形成，造成背势垒质量在片内一致性较差，从而导致产品良率较低。

发明内容

本实用新型解决的技术问题在于提供一种高击穿电压的GaN HEMT元件，提升产品成品率，提高击穿电压。

本实用新型是通过以下技术方案来实现：

一种高击穿电压的GaN HEMT元件，包括设置在衬底上的成核层；成核层的上方设有缓冲层，缓冲层的上方设有背部势垒层；

所述的背部势垒层上设有经刻蚀形成的背部势垒区，背部势垒区包括多个背部势垒块；背部势垒区上方依次设有沟道层和势垒层；势垒层的两端均设有欧姆接触窗口，欧姆接触窗口内设有多层电极；势垒层上还设有栅极金属接触窗口，栅极金属接触窗口内设有栅极肖特基接触；多层电极和栅极肖特基接触之间设有钝化层。

进一步，所述的背部势垒块为矩形结构或六边形蜂窝结构。

进一步，所述的矩形结构的背部势垒块为单矩形结构或多矩形结构。

进一步，所述的六边形蜂窝结构的背部势垒块包括多个，多个背部势垒块分为若干列呈纵向排列。

进一步，所述的成核层的厚度为0.9μm～1.0μm。

进一步，所述的缓冲层的厚度为50nm。

进一步，所述的背部势垒层的厚度为10nm。

进一步，所述的沟道层的厚度为20nm。

进一步，所述的势垒层的厚度为20nm。

与现有技术相比，本实用新型具有以下有益的技术效果：

本实用新型公开了一种高击穿电压的GaN HEMT元件，针对现有背势垒技术的缺点，利用MOCVD整片沉积AlGaN作为背部势垒层，并背部势垒层上设有经刻蚀形成的背部势垒区，能够获得更为均匀的沟道横向电场分布；本实用新型通过将背部势垒区分割，形成多个背部势垒块，背部势垒块通过自发极化产生若干电场峰值，这些电场强度相当，不但削弱了栅极附近靠近漏极的电场强度，而且降低了栅漏之间的电场梯度，增大了耗尽区有效宽度，提高了击穿电压。背部势垒块能够获得更好的一致性，大大提升产品成品率，使得背势垒技术可以发挥其最优性能。