[实用新型]一种相位和幅值可控的B码装置

说明书

本实用新型涉及一种相位和幅值可控的B码装置。所述装置包括：依次连接的B码输入单元、FPGA编解码单元以及B码输出单元；所述B码输入单元被配置为将外部输入的B码信号输入至所述FPGA编解码单元；所述FPGA编解码单元被配置为对所述B码信号进行编解码，得到不同幅度的正弦波数据；所述B码输入单元被配置为输出所述不同幅度的B码信号数据。

技术领域

本实用新型涉及B码编解码应用技术领域，更具体地，涉及一种相位和幅值可控的B码装置。

背景技术

在B码时间同步应用场景中，由于不同B码装置之间存在布局布线的区别，各节点之间的传输时延存在不确定性，而现有的B码装置采用传统的B码编解码方式，不具有输入延迟补偿功能，装置间无法实现高精度的时间同步。另一方面，由于连接B码装置的线缆长度和传输特性的不同，导致线缆上的信号衰减也不尽相同，如何以合适的相位和幅度在不同B码装置之间建立高效的传输，是目前B码装置应用场景中面临的一大问题。

实用新型内容

本公开的一个目的是提供一种相位和幅值可控的B码装置。

根据本公开的第一方面，提供一种相位和幅值可控的B码装置，包括：

依次连接的B码输入单元、FPGA编解码单元以及B码输出单元；

所述B码输入单元被配置为将外部输入的B码信号输入至所述FPGA编解码单元；

所述FPGA编解码单元被配置为对所述B码信号进行编解码，得到不同幅度的正弦波数据；

所述B码输入单元被配置为输出所述不同幅度的B码信号数据。

可选地，所述B码输入单元包括：B码交流码输入单元；

所述B码交流码输入单元包括变压器平衡输入模块，数字可调节运放，比较器和ADC模数转换芯片；所述变压器平衡输入模块与所述数字可调节运放连接，所述数字可调节运放分别所述比较器和所述ADC模塑转换芯片连接，所述比较器与所述FPGA编解码单元连接，所述ADC模数转换芯片与所述FPGA编解码单元连接。

可选地，所述B码输入单元还包括：B码直流码输入单元；

所述B码直流码输入单元包括光电隔离输入模块和驱动接口电路；所述光电隔离输入模块与所述驱动接口电路连接，所述驱动接口电路与所述FPGA编解码单元连接。

可选地，所述FPGA编解码单元包括解码单元；

所述解码单元包括1kHz时钟恢复模块，信号采集模块，幅值检测模块、DC码恢复模块和DC解码模块；所述1kHz时钟恢复模块被配置为提取所述B码交流码1kHz载波提取；所述信号采集模块和所述幅值检测模块被配置为控制B码交流码幅值的增益；所述DC码恢复模块被配置为将数字B码交流码转换为直流码；所述DC解码模块被配置为对所述直流码进行解码处理。

可选地，所述FPGA编解码单元还包括编码单元；

所述编码单元包括直流码检测模块，正弦码表提取模块，幅度控制模块，正弦信号输出门口，DC编码模块和SPI接口驱动模块；

所述直流码检测模块被配置为检测解码后的直流码；所述DC编码模块被配置为对所述直流码进行编码；所述正弦码表提取模块和所述幅度控制模块被配置为根据编码后的直流码输出不同幅度的正弦波数据；所述SPI接口驱动模块被配置为控制所述B码输出单元输出B码信号。

可选地，所述B码输出单元包括：B码交流码输出单元；

所述B码交流码输出单元包括依次连接的DAC数模转换芯片，运算放大器以及变压器平衡输出模块；