[实用新型]一种基于FPGA的LCD液晶屏同帧率显示驱动模块有效
| 申请号： | 202121558754.0 | 申请日： | 2021-07-09 |
| 公开（公告）号： | CN216700081U | 公开（公告）日： | 2022-06-07 |
| 发明（设计）人： | 章兵 | 申请（专利权）人： | 深圳市康维讯视频科技有限公司 |
| 主分类号： | H04N5/04 | 分类号： | H04N5/04;H04N19/423;G09G3/36 |
| 代理公司： | 广州汇航专利代理事务所(普通合伙) 44537 | 代理人： | 张静 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga lcd 液晶屏 显示 驱动 模块 | ||
1.一种基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：包括LVDS解码模块(1)，所述LVDS解码模块(1)将视频信息进行解码后发送给视频处理模块(2)，所述视频处理模块(2)将视频信息处理后发送给Scaler缩放模块(3)，所述Scaler缩放模块(3)将视频信息进行缩放后发送给DDR控制器模块(4)，所述DDR控制器模块(4)对缩放后的有效视频像素进行存储，所述DDR控制器模块(4)连接有Timing产生模块(5)，所述Timing产生模块(5)连接有动态同帧率处理模块(6)，所述动态同帧率处理模块(6)将Timing产生模块(5)产生的信号进行同帧率处理后通过视频输出模块(7)输出。
2.根据权利要求1所述的基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：所述动态同帧率处理模块(6)包括定时器模块(61)，定时器模块(61)基于输入信号生成固定的时间，帧率差异计算模块(62)计算输入信号和液晶屏信号的帧率差并发送给帧率动态同步模块(63)，帧率动态同步模块(63)基于帧率差生成同帧率信号并发送给帧率校正模块(64)，帧率校正模块(64)对帧率信号校正后发送给缓冲模块(65)，缓冲模块(65)将帧率信号缓冲并同步发送。
3.根据权利要求2所述的基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：所述缓冲模块(65)的个数为四个。
4.根据权利要求1所述的基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：所述视频处理模块(2)接收解码后的信号，并将4K信号处理成单路信号。
5.根据权利要求1所述的基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：所述LVDS解码模块(1)包括4K格式的解码模块，且所述LVDS解码模块(1)兼容3G格式的解码模式。
6.根据权利要求5所述的基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：所述视频输出模块(7)支持2pixels mode和Quad Pixel Mode。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市康维讯视频科技有限公司，未经深圳市康维讯视频科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202121558754.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种多层防变形的木地板
- 下一篇：一种可及时排气的水轮发电机上导冷却水管
