[实用新型]一种半导体器件的试验夹具

说明书

本实用新型涉及半导体器件试验技术领域，公开了一种半导体器件的试验夹具，包括PCB板和设置于PCB板上的第一防自激电路和第二防自激电路；PCB板上设置有器件端口，器件端口包括器件栅极端口和器件漏极端口；PCB板上还设置有第一栅极端口、第一漏极端口、射频输入端口和射频输出端口；射频输入端口和第一栅极端口均通过第一防自激电路与器件栅极端口连接，射频输出端口和第一漏极端口均通过第二防自激电路与器件漏极端口连接。有益效果：当进行半导体器件的可靠性实验时，通过第一防自激电路和第二防自激电路克服半导体器件的自激问题。由电容、电阻组成的匹配电路，同时满足了器件性能测试要求，可直接使用该夹具进行半导体器件实验后性能测试。

技术领域

本实用新型涉及半导体器件试验技术领域，特别是涉及一种半导体器件的试验夹具。

背景技术

在芯片，如GaN芯片的开发过程中，需要通过将芯片封装在陶瓷封装体上，再对其进行HTOL可靠性验证，试验通过后才能从工程批转为量产，而进行HTOL可靠性验证时需要有夹具作为载体，使得芯片能够进行HTOL验证。

目前市面上的HTOL试验夹具大多只做了供电线路布板，并未对器件自激问题进行防范。而对于射频器件来说，在HTOL试验时容易出现自激问题，导致HTOL试验由于非芯片自身原因而失败，使芯片无法通过HTOL验证。

同时在芯片通过HTOL验证后，无法在现有的HTOL试验夹具上进行射频性能测试，需要从HTOL试验夹具上拆下装入射频性能测试夹具才能进行性能测试。在芯片的拆装过程中会带来ESD风险、测试重复性差及测试效率低等一系列问题。

综上可知，现有的半导体器件的试验夹具，功能单一，无法满足HTOL试验多方面的需求，同时在使用现有技术的HTOL试验夹具时还会产生芯片自激的问题，使芯片无法通过HTOL试验。因此需要对试验夹具进行改进，使试验夹具不仅能够克服芯片HTOL验证时的芯片自激问题，同时实现采用该试验夹具进行芯片射频性能测试。

实用新型内容

本实用新型的目的是：提供一种新的半导体器件的试验夹具，不仅在HTOL验证时可以克服芯片自激问题，同时还可以进行芯片射频性能测试。

为了实现上述目的，本实用新型提供了一种半导体器件的试验夹具，包括：PCB板和设置于PCB板上的第一防自激电路和第二防自激电路；所述PCB板上设置有器件端口，所述器件端口包括器件栅极端口和器件漏极端口；所述PCB板上还设置有第一栅极端口、第一漏极端口、射频输入端口和射频输出端口；所述射频输入端口和第一栅极端口均通过第一防自激电路与器件栅极端口连接，所述射频输出端口和第一漏极端口均通过第二防自激电路与器件漏极端口连接。

进一步的，所述射频输入端口和第一栅极端口分别和第一防自激电路的第一输入端口和第二输入端口连接，所述第一防自激电路的第一输出端口和器件栅极端口连接。

进一步的，所述第一防自激电路包括第一电容、第二电容、第三电容、第四电容和第一电阻；所述第一电容的第一端口和第一输入端口连接，所述第一电容的第二端口和第一输出端口连接，所述第一电容的第二端口和第二电容的第一端口连接，所述第二电容的第二端口接地，所述第二电容的第一端口和第一电阻的第一端口连接，所述第一电阻的第二端口和第二输入端口连接，所述第三电容的第一端口与第一电阻的第二端口连接，所述第三电容的第二端口接地，所述第四电容的第一端口和第一电阻的第二端口连接，所述第四电容的第二端口接地。

进一步的，所述射频输出端口和第一漏极端口分别和第二防自激电路的第三输入端口和第四输入端口连接，所述第二防自激电路的第二输出端口和器件漏极端口连接。