[实用新型]移位寄存器单元和栅极驱动电路

说明书

一种移位寄存器单元和栅极驱动电路，所述移位寄存器单元包括：上拉电路，被配置为将输入信号端信号提供至总上拉节点，并在下拉总上拉节点电位；控制电路，连接至总上拉节点和下拉节点，被配置为控制下拉节点电位；级联电路，连接至总上拉节点、下拉节点以及级联输出端和控制时钟信号端，被配置为将控制时钟信号端信号提供至级联输出端，和下拉级联输出端电位；N个输出电路中第n输出电路连接至输入信号端、下拉节点、第n输出信号端和第n分上拉节点，被配置为将输入信号端信号输入至第n分上拉节点，在其电位控制下将第n输出时钟信号端信号提供至第n输出信号端，和在下拉节点电位控制下下拉第n输出信号端电位。

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器单元和栅极驱动电路。

背景技术

在现有的显示装置中，通常包括至少一个栅极驱动电路。在显示装置显示图像时，通过栅极驱动电路可实现显示装置的各子像素行的扫描，从而根据待显示图像对应的图像数据，对子像素行中的各子像素充电，以实现图像显示。

发明内容

一方面，提供了一种移位寄存器单元，包括上拉电路、控制电路、级联电路和N个输出电路。上拉电路连接至所述移位寄存器单元的输入信号端、总上拉节点和下拉节点，所述上拉电路被配置为将输入信号端的信号提供至所述总上拉节点，并在所述下拉节点的电位的控制下下拉所述总上拉节点的电位。控制电路连接至所述总上拉节点和所述下拉节点，所述控制电路被配置为根据所述总上拉节点的电位来控制所述下拉节点的电位。级联电路连接至所述总上拉节点、所述下拉节点以及所述移位寄存器单元的级联输出端和控制时钟信号端，所述级联电路被配置为在所述总上拉节点的电位的控制下将所述控制时钟信号端的信号提供至所述级联输出端，以及在所述下拉节点的电位的控制下下拉所述级联输出端的电位。N个输出电路分别连接至所述输入信号端、所述下拉节点，以及所述移位寄存器单元的N个输出时钟信号端、N个分上拉节点和N个输出信号端，其中第n输出电路连接至所述输入信号端、所述下拉节点、第n输出信号端和第n分上拉节点，并且被配置为将所述输入信号端的信号输入至所述第n分上拉节点，在第n分上拉节点的电位的控制下将所述第n输出时钟信号端的信号提供至第n输出信号端，以及在所述下拉节点的电位的控制下下拉所述第n输出信号端的电位，其中N为大于1的整数，n为整数且1≤n≤N。

在一些实施例中，第n输出电路包括：输入子电路、输出子电路和下拉子电路。输入子电路连接至所述输入信号端和所述第n分上拉节点，并且被配置为将所述输入信号端的信号提供至所述第n分上拉节点。输出子电路连接至所述第n分上拉节点、所述第n输出时钟信号端以及所述第n输出信号端，并且被配置为在所述第n分上拉节点的电位的控制下将所述第n输出时钟信号端的信号提供至所述第n输出信号端。下拉子电路连接至所述下拉节点，并且被配置为在所述下拉节点的电位的控制下，下拉所述第n分上拉节点和所述第n输出信号端的电位。

在一些实施例中，所述下拉节点包括第一下拉节点和第二下拉节点，所述下拉子电路包括第一下拉子电路和第二下拉子电路。所述第一下拉子电路连接至所述第一下拉节点，并且被配置为在所述第一下拉节点的电位的控制下，下拉所述第n分上拉节点和所述第n输出信号端中至少之一的电位。所述第二下拉子电路连接至所述第二下拉节点，并且被配置为在所述第二下拉节点的电位的控制下，下拉所述第n分上拉节点和所述第n输出信号端中至少之一的电位。

在一些实施例中，所述控制电路包括：第一控制子电路和第二控制子电路。第一控制子电路连接至所述总上拉节点和所述第一下拉节点，并且被配置为根据所述总上拉节点的电位来控制所述第一下拉节点的电位。第二控制子电路，连接至所述总上拉节点和所述第二下拉节点，并且被配置为根据所述总上拉节点的电位来控制所述第二下拉节点的电位。

在一些实施例中，第n输出电路还包括：复位子电路，连接至所述第n分上拉节点以及所述移位寄存器单元的复位信号端和参考信号端，并且被配置为在所述复位信号端的信号的控制下利用所述参考信号端的电位来复位所述第n分上拉节点。