[实用新型]一种基于硬件实现的CPU时钟调节电路及系统

说明书

本实用新型公开了一种基于硬件实现的CPU时钟调节电路及系统，所述CPU时钟调节电路包括锁相环计数模块、锁相环参数比较模块和时钟门控模块；锁相环计数模块，用于对锁相环电路传输的时钟信号进行计数，输出时钟门控使能信号至时钟门控模块，以控制时钟门控模块的运行；锁相环参数比较模块，用于确定锁相环电路是否处于时钟频率调节阶段，当锁相环电路处于时钟频率调节阶段时输出复位信号至锁相环计数模块；时钟门控模块，用于根据接收的时钟门控使能信号控制时钟门控模块向CPU传输CPU时钟信号。本实用新型基于CPU时钟调节电路实现锁相环电路调节稳定后再进行CPU时钟频率调节，确保CPU时钟稳定无毛刺，保证CPU在锁相环电路切频阶段的正常工作。

技术领域

本实用新型涉及集成电路领域，具体涉及一种基于硬件实现的CPU时钟调节电路及系统。

背景技术

目前在SoC系统中，CPU的时钟频率需要根据应用程序的需求不同而进行频率调节，由于实际应用程序往往具有较高复杂性，使得CPU需要不断进行频率调节。而CPU时钟频率的调解过程中如果出现时钟glitch（毛刺），将会影响CPU的正常工作，可能会导致CPU安全性降低或出现死机等情况，影响CPU的工作效率和效果。CPU时钟频率调节主要通过调频软件查询等待到锁相环稳定后，再将CPU的时钟源头切换到锁相环，目前的调频软件存在操作繁琐和效率低的问题，影响用户使用体验。

实用新型内容

为解决上述问题，本实用新型提供了一种基于硬件实现的CPU时钟调节电路及系统，采用硬件电路实现CPU时钟调节，简化调频软件操作步骤，提升CPU时钟调节效率，保证CPU时钟调节阶段的正常工作。本实用新型的具体技术方案如下：

一种基于硬件实现的CPU时钟调节电路，所述基于硬件实现的CPU时钟调节电路包括锁相环计数模块、锁相环参数比较模块和时钟门控模块；锁相环计数模块，用于对锁相环电路传输的时钟信号进行计数，输出时钟门控使能信号至时钟门控模块，以控制时钟门控模块的运行；锁相环参数比较模块，用于确定锁相环电路是否处于时钟频率调节阶段，当锁相环电路处于时钟频率调节阶段时输出复位信号至锁相环计数模块，以控制锁相环计数模块的计数值清零；时钟门控模块，用于根据接收的时钟门控使能信号控制时钟门控模块向CPU传输CPU时钟信号。

与现有技术相比，本技术方案基于硬件实现的CPU时钟调节电路实现当锁相环电路处于时钟频率调节时，无需对应频繁调节CPU时钟频率，等待锁相环电路调节稳定后再进行CPU时钟频率调节，确保CPU时钟稳定无毛刺，有效提高锁相环电路的切频效率，保证CPU在锁相环电路切频阶段的正常工作。

进一步地，所述锁相环计数模块包括：计数器和第一比较器；计数器包括第一输入端、第二输入端和输出端，计数器的第一输入端与锁相环电路的时钟信号输出端连接，用于接收锁相环电路传输的时钟信号；计数器的第二输入端用于接收锁相环参数比较模块传输的复位信号；计数器用于对锁相环电路传输的时钟信号进行计数，获取计数值，同时根据锁相环参数比较模块传输的复位信号确定是否将计数值复位清零；第一比较器包括第一输入端、第二输入端和时钟门控使能信号输出端，第一比较器的第一输入端用于接收锁相环电路传输的时钟信号；第一比较器的第二输入端与计数器的输出端连接，用于接收计数器传输的计数值；第一比较器的时钟门控使能信号输出端与时钟门控模块连接，以将第一比较器生成的时钟门控使能信号传输至时钟门控模块；第一比较器用于将接收的计数值与预设计数阈值进行比较，当计数值大于或等于预设计数阈值时，第一比较器输出高电平的时钟门控使能信号；当计数值小于预设计数阈值时，第一比较器输出低电平的时钟门控使能信号。锁相环技术模块基于计数器对锁相环时钟进行计数，以计数值是否达到预设计数阈值来鉴别锁相环电路的调频阶段是否结束，若计数值达到预设技术阈值确定为锁相环电路的时钟频率已稳定，锁相环计数模块输出高电平时钟门控使能信号，使得时钟门控模块的CPU时钟信号有效，通过控制计数器计数以及复位，保证了第二比较器输出的时钟门控使能信号的准确性，保证CPU时钟稳定无毛刺。