[实用新型]一种基于申威3231处理器的双路服务器主板有效
申请号: | 202121911913.0 | 申请日: | 2021-08-16 |
公开(公告)号: | CN215599631U | 公开(公告)日: | 2022-01-21 |
发明(设计)人: | 姚鸿 | 申请(专利权)人: | 中航鸿电(北京)信息科技有限公司 |
主分类号: | G06F1/18 | 分类号: | G06F1/18 |
代理公司: | 安徽爱信德专利代理事务所(普通合伙) 34185 | 代理人: | 刘煜 |
地址: | 100195 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 3231 处理器 服务器 主板 | ||
1.一种基于申威3231处理器的双路服务器主板,其特征在于,包括2颗申威3231处理器芯片、32个DDR4内存插槽、主板时序控制芯片、PCIE总线扩展芯片、BMC管理芯片、千兆以太网芯片、SATA3.0芯片、USB3.0芯片、2个PCIE4.0X8插槽和2个PCIE4.0X16插槽;其中:
2颗申威3231处理器芯片包括有A处理器芯片和B处理器芯片,其中A处理器芯片作为主处理器,B处理器芯片作为协处理器,主、协处理器之间通过3路直连接口进行数据交换;
A处理器芯片和B处理器芯片分别连接16个DDR4内存插槽,共计32个DDR4内存插槽;
A处理器芯片和B处理器芯片分别有8路DDR4控制器,每路DDR4控制器连接2个内存插槽;
A处理器芯片一组16X的PCIE4.0接口连接PCIE总线扩展芯片,通过A处理器芯片可扩展出另外32X的PCIE4.0接口;其中2组8X连接到扩展插槽,1组4X连接到千兆以太网转换芯片,2组4X连接到USB3.0转换芯片,1组4X连接到BMC管理芯片;
主板时序控制芯片通过SPI、LPC和UART低速接口分别与主、协处理器连接,用于控制两个处理器的上电时序;通过GPIO接口与机箱指示灯和按键连接;通过UART串口,经RS232转换芯片,转换成一个DB9串口输出;通过两路SPI接口,分别与两个FLASH芯片连接,用于读取存储在FLASH芯片中的各类固件程序;
BMC管理芯片通过IIC总线与主处理器相连,用于CPU物理健康状态监控及参数的传递;通过一组4X的PCIE4.0总线与PCIE总线扩展芯片相连,用于与主、从处理器的数据传送;通过BMC管理芯片,实现了前后各一个VGA同步输出接口,后面板为标准的DB15接口,前面板则需要一个15针的插座转接到DB15接口;一个千兆以太网管理网口;一个IIC低速接口,用于实现风扇转速的控制;一个RS232串口;一个USB2.0接口,用于实现在KVM虚拟机的通信;
PCIE总线扩展芯片提供2路PCIE4.0X8信号,用于扩展两个PCIE4.0X8的扩展插槽;1路PCIE4.0X4与BMC管理芯片相连;1路PCIE4.0X4连接到千兆以太网芯片,用于扩展出4个千兆以太网口;2路PCIE4.0X4分别连接到2个USB3.0转换芯片,扩展出前面板、后面板以及主板内部共计6个USB3.0接口。
2.根据权利要求1所述的基于申威3231处理器的双路服务器主板,其特征在于,申威3231处理器芯片自带的SPI数据总线通过电平转换芯片连接到BIOS芯片,用于承载BIOS启动程序。
3.根据权利要求1所述的基于申威3231处理器的双路服务器主板,其特征在于,双路服务器主板采用非标L型设计,主板厚度2.4mm,层数为20层。
4.根据权利要求1所述的基于申威3231处理器的双路服务器主板,其特征在于,
所述PCIE总线扩展芯片的型号为PEX8748;
所述BMC管理芯片的型号为AST2400;
所述FLASH芯片的型号为25Q128JVSQ;
所述主板时序控制芯片的型号为ALTERA公司的EPM2370F256;
所述千兆以太网芯片的型号为IntelI350;
所述SATA3.0芯片的型号为Marvell88SE9230A1;
所述USB3.0芯片的型号为TUSB7340。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中航鸿电(北京)信息科技有限公司,未经中航鸿电(北京)信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202121911913.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种水冷淬火槽的自动排沙装置
- 下一篇:一种聚羧酸盐速凝剂生产用搅拌装置