[实用新型]一种DC/DC升压系统的控制电路

说明书

一种DC/DC升压系统的控制电路，用于将电压信号V1升压成电压信号V2输出；第一晶体管Q1、第二晶体管Q2、电感L1、恒定导通时间模块、选通模块T1、PWM产生模块、升压系统驱动控制模块和电流过零比较模块ZCDCMP；选通模块T1根据所接收电流过零比较模块ZCDCMP对升压相同负载工作模式的检测结果，输出PWM产生模块所产生的PWM信号或恒定导通时间模块输出的信号；升压系统驱动控制模块接收选通模块T1的输出产生控制第二晶体管Q2通断的信号CLKP和控制第一晶体管Q1通断的信号CLKN，以确保第一晶体管Q1通断的时间在轻负载下为恒定导通时间模块所设定的固定导通时间。因此，本实用新型使重负载模式下的升压系统工作在定频模式，轻负载模式下的升压系统工作在恒定导通时间的模式。

技术领域

本实用新型属于电路设计技术领域，涉及一种DC/DC升压系统的控制电路。

背景技术

DC/DC升压系统的控制电路应用越来越广泛，例如，LED照明、手机、耳机和穿戴式设备等电源升压的应用场景中。为使DC/DC升压系统工作在省电模式，业界通常采用控制电路来检测和控制DC/DC升压系统工作在轻负载模式下或重负载模式下。

请参阅图1，图1所示为现有技术中DC/DC升压系统的控制电路的示意图。如图所示，该控制电路包括第一分压电阻RFB1、第二分压电阻 RFB2、用于V1的稳压电容C1、用于V2的稳压电容C2、电感L1、第一晶体管Q1、第二晶体管Q2、固定最小导通时间模块(Fixed MINON Time)、振荡器模块OSC、误差放大器模块EAMP、比较器模块 PWMCMP、逻辑控制模块LOGIC、驱动模块DRIVER和电流过零比较模块ZCDCMP。

其中，电压V1为输入电压信号，通常由各种电池或者太阳能产生的电压提供。电压V2为输出电压信号，给下级各种设备提供电压。在升压系统中，电压V1通常小于电压V2。固定最小导通时间模块(Fixed MIN ON Time)用来设定控制第一晶体管Q1导通的最小时间。振荡器模块OSC用来产生谐波信号RAMP以及OSC信号CLK；误差放大器模块EAMP用来将参考电压信号VREF以及V2的反馈信号FB进行差值放大，输出COMP 信号；比较器模块PWMCMP将COMP信号和RAMP信号进行比较，输出PWM信号；逻辑控制模块LOGIC用于将PWM信号和CLK综合成原始驱动信号DR1，驱动模块DRIVER产生CLKP和CLKN分别控制第二晶体管 Q2和第一晶体管Q1的开通与关闭；电流过零比较模块ZCDCMP用来监测电感L的电流是否为0；固定最小导通时间模块用于控制第一晶体管Q1 最小导通时间，某些传统架构中也可不用最小导通时间模块。

上述电路的具体工作原理如下：当信号CLKN和信号CLKP为高电平时，第一晶体管Q1导通，第二晶体管Q2关闭，SW连接地端GND(即低电平)，电感L的电流增加；当信号CLKP和信号CLKN为低电平时，第二晶体管Q2导通，第一晶体管Q1关闭，此时，SW为高电平， VSW＝V2+Ron_Q2*IQ2，电感L的电流降低。

当电感L的电流降低为0时，VSW＝V2，此时，电流过零比较模块 ZCDCMP(比较SW电压和V2电压)输出为高电平，即表明升压系统进入轻负载模式。若电感L的电流始终不会降到0，即VSW则始终大于电压 V2，说明升压系统一直工作在重负载模式。当然，在某些应用下，电感电流接近0，VSW＝V2+Vo，Vo是一较小电压值，电流过零比较模块 ZCDCMP输出也为高电平，即表明升压系统进入轻负载模式。

当升压系统进入轻负载模式后，为了达到轻负载节能的效果，振荡器 OSC的频率会降低(或者ZCDCMP输出信号会关断振荡器OSC，让其不再进行工作或者降低频率工作)，此时升压系统的整体工作频率降低，并且第一晶体管Q1和第二晶体管Q2被关断，以达到轻负载节能的效果。

然而，在上述的控制过程中，会造成第一晶体管Q1导通时间忽大忽小的不稳定现象；另外，工作在轻负载模式时，通常会用一固定的最小导通时间模块(Fixed MIN ONTime)，用来限定第一晶体管Q1导通的最小时间。