[实用新型]一种防电流回流的IO架构

权利要求书

1.一种防电流回流的IO架构，其特征在于，包括：

数字输入通道，用于分别接入数字输入信号和第一通道控制信号；

数字输出通道，用于接入所述第一通道控制信号；

第一PMOS管，栅极用于通过所述数字输入通道接入所述数字输入信号，源极用于连接电源电压端，漏极用于作为PAD输出端，衬底连接所述PAD输出端；

第一NMOS管，栅极连接所述第一PMOS管的栅极，漏极连接所述PAD输出端，源极用于接地；

第二NMOS管，栅极用于连接所述电源电压端，漏极用于通过所述数字输出通道输出数字输出信号，源极连接所述PAD输出端，衬底用于连接所述电源电压端；

其中，所述第一通道控制信号在开启所述数字输入通道时，所述数字输出通道关闭；所述第一通道控制信号在开启所述数字输出通道时，所述数字输入通道关闭。

2.根据权利要求1所述的防电流回流的IO架构，其特征在于，还包括：

模拟信号通道，用于接入第二通道控制信号，并用于向所述PAD输出端传输模拟信号；

其中，所述第二通道控制信号用于开启或关闭所述模拟信号通道。

3.根据权利要求2所述的防电流回流的IO架构，其特征在于，在所述第二通道控制信号开启所述模拟信号通道时，所述数字输入通道和所述数字输出通道被关闭。

4.根据权利要求1所述的防电流回流的IO架构，其特征在于，所述数字输入通道包括：

第三NMOS管，栅极用于连接所述电源电压端，漏极连接所述第一NMOS管的栅极，源极连接所述第一PMOS管的栅极，衬底用于接地；

第二PMOS管，源极连接所述第三NMOS管的漏极，漏极连接所述第三NMOS管的源极，栅极用于接入所述第一通道控制信号，衬底用于连接所述PAD输出端；

第三PMOS管，源极连接所述第三NMOS管的源极，栅极用于连接所述电源电压端，衬底和漏极用于连接所述PAD输出端。

5.根据权利要求1所述的防电流回流的IO架构，其特征在于，所述数字输出通道包括：

第四PMOS管，漏极连接所述第二NMOS管的源极，栅极用于连接所述电源电压端，衬底用于连接所述PAD输出端，源极用于接入所述第一通道控制信号；

第五PMOS管，栅极连接所述第四PMOS管的源极，源极用于连接所述电源电压端，漏极和衬底用于连接所述PAD输出端；

第六PMOS管，栅极用于连接所述电源电压端，源极、漏极和衬底用于连接所述PAD输出端。

6.根据权利要求2所述的防电流回流的IO架构，其特征在于，所述模拟信号通道包括：

第四NMOS管，栅极用于连接所述电源电压端，漏极用于接入所述第二通道控制信号；

第七PMOS管，栅极用于接入所述第一通道控制信号，源极连接所述第四NMOS管的漏级，漏极连接所述第四NMOS管的源极，衬底用于连接所述PAD输出端；

第五NMOS管，栅极用于连接所述电源电压端，源极用于连接所述PAD输出端，衬底用于接地；

第八PMOS管，栅极连接所述第四NMOS管的源极，源极连接所述第五NMOS管的漏极，漏极连接所述第五NMOS管的源极；

第九PMOS管，源极连接所述第八PMOS管的栅极，栅极用于连接所述电源电压端，漏极和衬底用于连接所述PAD输出端。

7.根据权利要求4所述的防电流回流的IO架构，其特征在于，所述数字输入通道还包括：

第一缓冲单元，所述第三NMOS管的漏极用于通过所述第一缓冲单元构成信号传输通道。

8.根据权利要求4所述的防电流回流的IO架构，其特征在于，所述数字输入通道还包括：

第二缓冲单元，所述第三NMOS管的漏极通过所述第二缓冲单元连接所述第一NMOS管的栅极。

9.根据权利要求5所述的防电流回流的IO架构，其特征在于，所述数字输出通道还包括：

第三缓冲单元，所述第二NMOS管的漏极用于通过所述第三缓冲单元构成信号传输通道。

10.根据权利要求4至6任意一项所述的防电流回流的IO架构，其特征在于，还包括：

第四缓冲单元，用于对所述第一通道控制信号进行缓冲处理。