[实用新型]一种基于正负时钟产生电路的亚阈值升压电路

说明书

本实用新型公开一种基于正负时钟产生电路的亚阈值升压电路，由环形振荡器、缓冲差分电路、2个正负时钟产生电路、电荷泵和整流电路构成。在传统的栅极交叉耦合升压电路中，从缓冲差分电路输出的时钟信号直接作为三级交叉耦合电荷泵的控制时钟。本实用新型设计了正负电压时钟产生电路，用以对电荷泵中NMOS管在工作和关断时进行衬底的动态偏置，电荷泵中的PMOS管的衬底则由整流电路的输出进行偏置，从而降低了晶体管正向导通和反向导通的损耗，提升了升压效果。

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种基于正负时钟产生电路的亚阈值升压电路。

背景技术

亚阈值升压电路是能量采集中低压自启动电路的关键模块，是可穿戴电子设备微型化与自供电的重要前提。微型化低功耗自供能是未来可穿戴电子设备发展的重要趋势之一，这不仅需要传感技术的突破，而且在电池容量有限的情况下同样需要自供电能量收集技术的突破，同时自供能也可能成为替代电池供电的一种方式。由于当下电子设备中的大多模块都需要较高的电压才能正常工作，亚阈值升压电路成为目前自供电能量收集技术中热点研究方向之一。

集成电路中常见的升压电路类型有开关电容升压电路和开关电感升压电路，相较于开关电感升压电路，开关电容升压电路因其电路原理简单、版图面积小、控制电路容易实现等优点，成为更佳的选择。然而目前开关电容升压电路中常用的栅极交叉耦合电荷泵需要多级才能升到较高的电压，会导致芯片面积的增加和成本较高，因此升压效果亟需提升。

实用新型内容

本实用新型所要解决的是目前常用的栅极交叉耦合电荷泵需要多级才能升到较高的电压，会导致芯片面积的增加和成本的上升的问题，提供一种基于正负时钟产生电路的亚阈值升压电路。

为解决上述问题，本实用新型是通过以下技术方案实现的：

一种基于正负时钟产生电路的亚阈值升压电路，包括亚阈值升压电路本体，其特征是，该亚阈值升压电路由环形振荡器、缓冲差分电路、2个正负时钟产生电路、电荷泵和整流电路组成；第一正负时钟产生电路由PMOS管MP1、电容C1、PMOS管MP11和NMOS管MN7构成；第二正负时钟产生电路由PMOS管MP2、电容C2、PMOS管MP12和NMOS管MN8构成；环形振荡器输出端OUT接到缓冲差分电路的输入端IN；缓冲差分电路差分时钟输出端CLKA连接到第一正负时钟产生电路的PMOS管MP1的栅极、PMOS管MP11以及NMOS管MN7的栅极，以及第二正负时钟产生电路的电容C2的上极板；缓冲差分电路差分时钟输出端CLKB连接到第二正负时钟产生电路的PMOS管MP2的栅极、PMOS管MP12以及NMOS管MN8的栅极，以及第一正负时钟产生电路的电容C1的上极板；PMOS管MP11的源极和衬底接电源VDD，PMOS管MP1的源极和衬底接地；电容C1下极板与PMOS管MP1的漏极、以及NMOS管MN7的源极和衬底相连；PMOS管MP11的漏极以及NMOS管MN7的漏极相连后作为第一正负时钟产生电路的输出端接到电荷泵的衬底输入端Nbulk1和时钟输入端UPCLK；PMOS管MP12的源极和衬底接电源VDD，PMOS管MP2的源极和衬底接地；电容C2下极板与PMOS管MP2的漏极、以及NMOS管MN8的源极和衬底相连；PMOS管MP12的漏极以及NMOS管MN8的漏极相连后作为第二正负时钟产生电路的输出端接到电荷泵的衬底输入端Nbulk2和时钟输入端DOWNCLK；电荷泵的输入端CPIN接电源VDD；电荷泵的输出端CPOUT1和CPOUT2分别连接到整流电路的输入端IN1和IN2；整流电路的输出端OUT连接到电荷泵的衬底输入端Pbulk，并作为亚阈值升压电路本体的输出端。

上述方案中，环形振荡器采用堆叠式反相器电路。

上述方案中，缓冲差分电路由缓冲链模块和差分时钟模块构成；缓冲链模块的输入端作为缓冲差分电路的输入端IN，缓冲链模块的输出端连接差分时钟模块的输入端，差分时钟模块的2个输出端分别作为缓冲差分电路的差分时钟输出端CLKA和CLKB。

上述方案中，缓冲差分电路输出端CLKA和CLKB输出的差分时钟信号相位相反且幅度相等。