[实用新型]高压集成电路及半导体电路

说明书

本实用新型涉及一种高压集成电路及半导体电路，通过在P型衬底上设置有N外延层，N外延层包括N型高压区；N型高压区内设置有第一N+区；P型衬底内设置有第二N+区和P+区；HVJT终结端设置在N外延层上；HVNMOS管包括多晶硅栅、漏区、源区和体区；多晶硅栅设置在HVJT终结端的外侧，且与HVJT终结端电性连接；第一N+区形成漏区，第二N+区形成源区，P+区形成体区。当HVJT终结端处的静电电流达到阈值时，会向HVNMOS管的多晶硅栅输出一定电平，当该电平高于HVNMOS管的阈值电压时，HVNMOS管开始导通，静电电流从HVNMOS管释放到地，提高了HVIC在高压岛和低压区之间的ESD能力，避免了静电加载到高压端口和低压端口之间而造成HVJT终结端的击穿。

技术领域

本实用新型涉及一种高压集成电路及半导体电路，属于半导体电路应用技术领域。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。高压集成电路，即HVIC，是半导体电路中的主要组成部分。HCIC是一种把MCU信号转换成驱动IGBT信号的集成电路产品。HVIC把PMOS管、NMOS管、三极管、二极管、稳压管、电阻、电容集成在一起，形成斯密特、低压LEVELSHIFT、高压LEVELSHIFT、脉冲发生电路、死区电路、互锁电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路等电路。HVIC一方面接收MCU的控制信号，驱动后续IGBT或MOS工作，另一方面将系统的状态检测信号送回MCU。是IPM内部的关键芯片。

在实现过程中，发明人发现传统技术中至少存在如下问题：HVIC通常在低压和高压之间的隔离由结终端进行横向耐压，由高压岛与低压衬底进行纵向耐压。目前，HVIC中，在高压岛和低压区(包括低压衬底)之间的ESD能力完全靠结终端以及高压岛与衬底形成的PN结来释放，当高ESD电压形成大电流，容易使高压区和低压区之间的结终端或PN结击穿。

实用新型内容

基于此，有必要针对传统的设计、制备及应用高压集成电路过程中，HVIC在高压岛和低压区(包括低压衬底)之间的ESD能力完全靠结终端以及高压岛与衬底形成的PN结来释放，当高ESD电压形成大电流，容易使高压区和低压区之间的结终端或PN结击穿的问题。提供一种高压集成电路及半导体电路。

具体地，本实用新型公开一种高压集成电路，包括：

P型衬底，P型衬底上设置有N外延层，N外延层包括N型高压区；N型高压区内设置有第一N+区；P型衬底内设置有第二N+区和P+区，第二N+区与P+区电性相连，且第二N+区用于连接地线；

HVJT终结端，HVJT终结端设置在N外延层上；

HVNMOS管，HVNMOS管包括多晶硅栅、漏区、源区和体区；多晶硅栅设置在HVJT终结端的外侧，且与HVJT终结端电性连接；第一N+区形成漏区，第二N+区形成源区，P+区形成体区。

可选地，第一N+区靠近HVJT终结端的内侧设置，HVJT终结端的内侧与HVJT终结端的外侧相对。

可选地，N外延层还包括N外延区；N外延区上设置有P-top区，P-top区上设置有从HVJT终结端的内侧至HVJT终结端的外侧排列的多个多晶硅场板；

多个多晶硅场板、P-top区和N外延区组成HVJT终结端。

可选地，多个多晶硅场板的电位从HVJT终结端的内侧与HVJT终结端的外侧依次降低；多晶硅栅与靠近HVJT终结端的外侧的多晶硅场板电性连接。

本实用新型还公开一种高压集成电路，包括：

P型衬底，P型衬底上设置有N外延层，N外延层包括N型高压区；N型高压区内设置有N+区和第一P+区，且N+区与第一P+区电性相连；P型衬底内设置有第二P+区和第三P+区，第二P+区和第三P+区电性相连，且第三P+区用于连接地线；