[实用新型]碳化硅半导体器件有效
| 申请号： | 202122827400.8 | 申请日： | 2021-11-17 |
| 公开（公告）号： | CN216120213U | 公开（公告）日： | 2022-03-22 |
| 发明（设计）人： | 袁俊 | 申请（专利权）人： | 湖北九峰山实验室 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/423;H01L29/16 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 耿苑 |
| 地址： | 430070 湖北省武汉市*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 碳化硅 半导体器件 | ||
1.一种碳化硅半导体器件，其特征在于，包括：
外延片，所述外延片包括：半导体基底；设置在所述半导体基底表面的第一外延层；设置在所述第一外延层背离所述半导体基底一侧表面的第二外延层；设置在所述第二外延层背离所述第一外延层一侧表面的第三外延层；
设置在所述第三外延层内的阱区、源区以及沟槽；
贯穿所述第二外延层的掺杂区，所述掺杂区所述第二外延层为反型掺杂，基于所述沟槽通过离子注入形成；
设置在所述沟槽内的栅极。
2.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述第二外延层具有待注入区以及包围所述待注入区的第一层阱区；
所述第三外延层内具有第二层阱区、第三层阱区以及所述源区；所述第二层阱区位于所述第一层阱区与所述第三层阱区之间，所述源区位于所述第三层阱区背离所述第二层阱区的一侧；所述源区以及所述第三层阱区均与所述沟槽的侧壁接触；所述第二层阱区与所述沟槽的侧壁具有间距；
所述沟槽位于所述第三外延层背离所述半导体基底的一侧表面内；所述沟槽的底部位于所述第二外延层与所述第三层阱区之间。
3.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述第一外延层与所述第三外延层的掺杂类型相同，且与所述第二外延层为反型掺杂。
4.根据权利要求1所述的碳化硅半导体器件，其特征在于，还包括：
与所述源区连接的金属源极；
设置在所述半导体基底背离所述第一外延层一侧表面的金属漏极。
5.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述第三外延层的厚度不超过1μm；所述沟槽的底部与所述第一外延层的距离小于1μm。
6.根据权利要求1所述的碳化硅半导体器件，其特征在于，在所述沟槽的底部指向开口的方向上，所述沟槽的宽度满足均匀条件。
7.根据权利要求1所述的碳化硅半导体器件，其特征在于，在所述沟槽的底部指向开口的方向上，所述沟槽的宽度逐渐增大。
8.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述掺杂区的宽度不大于所述沟槽的宽度。
9.根据权利要求1-8任一项所述的碳化硅半导体器件，其特征在于，所述掺杂区、所述第一外延层与所述第三外延层的掺杂类型相同；
所述掺杂区的掺杂浓度大于所述第一外延层与所述第三外延层的掺杂浓度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖北九峰山实验室，未经湖北九峰山实验室许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202122827400.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：方便叉车搬运的樱桃定植槽
- 下一篇：多级沟槽半导体器件
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
