[实用新型]自适应压摆率增强的运算放大电路

权利要求书

1.一种自适应压摆率增强的运算放大电路，包括输入级放大电路(1)，其特征是：还包括用于增强压摆率的压摆率增强电路(4)，所述压摆率增强电路(4)包括上升沿压摆率增强模块和/或下降沿压摆率增强模块，上升沿压摆率增强模块、下降沿压摆率增强模块与输入级放大电路(1)适配电连接；

输入级放大电路(1)接收加载的差分输入电压，并根据所接收的差分输入电压得到一相应的差分输入电流；根据所述差分输入电流，下降沿压摆率增强模块进入下降沿压摆率增强状态或上升沿压摆率增强模块进入上升沿压摆率增强状态；

当上升沿压摆率增强模块进入上升沿压摆率增强状态时，上升沿压摆率增强模块根据所检测的差分输入电流产生一适配的上升沿压摆补偿电流，上升沿压摆率增强模块将所产生的上升沿压摆补偿电流加载到输入级放大电路(1)的输出端；

当下降沿压摆率增强模块进入下降沿压摆率增强状态时，下降沿压摆率增强模块检测根据所检测的差分输入电流产生一适配下降沿压摆补偿电流，下降沿压摆率增强模块将所产生的下降沿压摆补偿电流加载到输入级放大电路(1)的输出端。

2.根据权利要求1所述的自适应压摆率增强的运算放大电路，其特征是：所述输入级放大电路(1)包括差分输入连接部以及与所述差分输入连接部适配连接的折叠式共源共栅电路，上升沿压摆率增强模块以及下降沿压摆率增强模块与折叠式共源共栅电路适配连接；

所述差分输入连接部包括PMOS管M1以及PMOS管M2，其中，利用PMOS管M1的栅极端形成差分输入端INP，利用PMOS管M2的栅极端形成差分输入端INN，PMOS管M1的源极端、PMOS管M2的源极端与PMOS管M11的漏极端连接，PMOS管M11的栅极端接偏置电压VBIAS1，PMOS管M11的源极端与折叠式共源共栅电路、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M1的漏极端以及PMOS管M2的漏极端与折叠式共源共栅电路适配连接。

3.根据权利要求2所述的自适应压摆率增强的运算放大电路，其特征是：所述折叠式共源共栅电路包括PMOS管M3以及PMOS管M4，其中，PMOS管M3的栅极端与PMOS管M4的栅极端、PMOS管M5的漏极端、NMOS管M7的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

PMOS管M3的源极端、PMOS管M4的源极端与PMOS管M11的源极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M3的漏极端与PMOS管M5的源极端连接，NMOS管M7的源极端与PMOS管M2的漏极端以及NMOS管M9的漏极端连接；

PMOS管M4的漏极端与PMOS管M6的源极端连接，PMOS管M6的栅极端以及PMOS管M5的栅极端均接偏置电压VBIAS2；PMOS管M6的漏极端与NMOS管M8的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

NMOS管M8的源极端与NMOS管M10的漏极端以及PMOS管M1的漏极端连接，NMOS管M8的栅极端以及NMOS管M7的栅极端均接偏置电压VBIAS3；NMOS管M8的漏极端与PMOS管M6的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接后能形成输入级放大电路(1)的输入级放大电路输出端VOUT；

NMOS管M9的源极端、NMOS管M10的源极端与上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接，NMOS管M9的栅极端以及NMOS管M10的栅极端接偏置电压VBIAS4。