[实用新型]低压差稳压电路和芯片以及设备有效
申请号: | 202123270329.4 | 申请日: | 2021-12-21 |
公开(公告)号: | CN216387895U | 公开(公告)日: | 2022-04-26 |
发明(设计)人: | 陈剑锋 | 申请(专利权)人: | 广州众诺电子技术有限公司 |
主分类号: | G05F3/26 | 分类号: | G05F3/26 |
代理公司: | 北京景闻知识产权代理有限公司 11742 | 代理人: | 朱鸿雁 |
地址: | 510663 广东省广州市高新技术产业*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 低压 稳压 电路 芯片 以及 设备 | ||
本实用新型公开了一种低压差稳压电路和芯片以及设备,其中,低压差稳压电路包括:低压差稳压器和偏置电路模块,低压差稳压器包括运算放大器和第一晶体管;偏置电路模块与运算放大器的偏置端、第一晶体管的控制极连接,用于调节运算放大器的偏置电流。根据本实用新型实施例提出的低压差稳压电路,能有效抑制输出电压上的毛刺,保证输出电压始终处于相对稳定的状态,提升负载的工作效果。
技术领域
本实用新型涉及集成电路技术领域,尤其是涉及一种低压差稳压电路和芯片以及设备。
背景技术
当芯片未设置外置输出电容时,芯片内部集成的输出电容一般采用容值非常小的电容,通常为皮法级别,因此当负载快速变化时,容易导致输出电压上的毛刺过大或者过小。尤其是针对于LDO(Low Dropout Regulator,低压差线性稳压器)电路而言,若无法有效抑制当负载快速变化时导致输出电压上的毛刺,过高的毛刺有可能损坏负载电路,而过低的毛刺亦有可能使负载不能正常工作。例如,如图1所示,其中,曲线A1表示负载电流IRL,曲线B1表示输出电压Vout,当负载相对与基准值变轻时,负载电流IRL会快速降低,进而会导致输出电压Vout升高而出现毛刺,输出电压Vout升高出现的毛刺过大时,则可能会损坏负载电路。当负载加重时,负载电流IRL会快速升高,进而会导致输出电压Vout降低而出现毛刺,过低的毛刺也可能使负载不能正常工作。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一。为此,本实用新型的目的之一在于提出一种低压差稳压电路,能抑制输出电压上的毛刺,进而能够保证输出电压始终处于相对稳定的状态,提升负载的工作效果。
本实用新型的目的之二在于提出一种芯片。
本实用新型的目的之三在于提出一种设备。
为了达到上述目的,本实用新型第一方面实施例提出的低压差稳压电路,包括:低压差稳压器,所述低压差稳压器包括运算放大器和第一晶体管;偏置电路模块,所述偏置电路模块与所述运算放大器的偏置端、所述第一晶体管的控制极连接,用于调节所述运算放大器的偏置电流。
根据本实用新型实施例提出的低压差稳压电路,通过在低压差稳压器之间增加偏置电路模块,当负载发生变化时,偏置电路模块可以对输入至运算放大器的偏置端的偏置电流进行调整,增加系统的频率响应带宽,能够抑制输出电压上的毛刺即能有效抑制输出过充和过放电压,从而能够有效防止由于负载快速变化导致的负载被损坏或者无法正常工作等情况的发生,保证输出电压始终处于相对稳定的状态,提升负载的工作效果。
在本实用新型的一些实施例中,所述偏置电路模块包括:电流同步单元,所述电流同步电路与所述第一晶体管的控制极连接,用于输出与所述第一晶体管的第二极电流同步的同步电流信号;第一电流镜单元,所述第一电流镜单元与所述电流同步单元连接,用于根据所述同步电流信号生成第一电流调节信号;第二电流镜单元,所述第二电流镜单元与所述第一电流镜单元、所述运算放大器的偏置端连接,用于根据所述第一电流调节信号生成第二电流调节信号以调节所述运算放大器的偏置电流。
在本实用新型的一些实施例中,所述偏置电路模块还包括:延迟电路单元,所述延迟电路单元与所述第一电流镜单元连接,用于对所述同步电流信号进行延迟处理。
在本实用新型的一些实施例中,所述电流同步单元包括:第二晶体管,所述第二晶体管的第一极与预设电源连接,所述第二晶体管的第二极与所述第一电流镜单元连接,所述第二晶体管的控制极与所述运算放大器、所述第一晶体管的控制极连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广州众诺电子技术有限公司,未经广州众诺电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202123270329.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:阻尼装置、移动底盘及机器人
- 下一篇:远距离探照装置