[实用新型]像素电路、像素电路结构以及图像传感器

权利要求书

1.一种像素电路，其特征在于，所述像素电路包括：

光电转换元件，配置为接收光信号以产生电荷；

电荷存储转移电路，所述电荷存储转移电路的输入端与所述光电转换元件连接，所述电荷存储转移电路配置为根据电荷转移信号对所述电荷进行存储以生成积分电荷信号，并根据控制选择信号将所述积分电荷信号输出；

读出电路，与所述电荷存储转移电路的输出端相连接，所述读出电路配置为根据所述积分电荷信号输出电信号；

其中，所述电荷存储转移电路包括电荷转移晶体管、电荷传输晶体管以及位于二者之间的电荷存储单元，且所述电荷存储单元上设置有控制栅，在所述积分电荷信号输出过程中，在所述电荷转移晶体管与所述电荷存储单元之间形成电荷转移驱动电势，且至少在所述电荷存储单元与所述电荷传输晶体管之间形成信号输出驱动电势以输出所述积分电荷信号。

2.如权利要求1所述的像素电路，其特征在于，所述控制栅接入可变电压，以基于所述可变电压在所述电荷转移晶体管与所述电荷存储单元之间形成所述电荷转移驱动电势，并基于所述可变电压至少在所述电荷存储单元与所述电荷传输晶体管之间形成所述信号输出驱动电势。

3.如权利要求1所述的像素电路，其特征在于，所述电荷转移晶体管的栅极端连接至电荷转移信号控制线，以作为所述电荷转移信号的输入端；所述电荷传输晶体管的栅极端连接至控制选择信号控制线，以作为所述控制选择信号输入端；所述控制栅连接至电压控制线，以作为控制栅电压输入端。

4.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括抗电荷串扰晶体管，所述抗电荷串扰晶体管的第一端耦接在所述光电转换元件的输出端以及所述电荷存储转移电路的输入端之间，另一端耦接至控制电源，配置为至少根据抗电荷串扰控制信号清除所述光电转换元件中的残留电荷。

5.如权利要求1所述的像素电路，其特征在于，所述读出电路至少包括复位晶体管、源跟随晶体管，其中：

所述复位晶体管的源极以及所述源跟随晶体管的栅极共同耦接至所述电荷存储转移电路的输出端，并作为所述读出电路的输入端；

所述复位晶体管的栅极连接至复位信号控制线，以作为复位控制信号的输入端；所述复位晶体管的漏极连接至第一电源；

所述源跟随晶体管的漏极连接至第二电源，所述第一电源及所述第二电源为相同或不同的电源；

所述源跟随晶体管的源极与像素选择晶体管的漏极连接，所述像素选择晶体管的栅极连接至像素选择信号控制线，所述像素选择晶体管的源极作为所述读出电路输出端；或者，所述源跟随晶体管的源极作为所述读出电路输出端；以基于所述读出电路的输出端输出所述电信号。

6.如权利要求1-5中任意一项所述的像素电路，其特征在于，

所述光信号为调制光波；

所述电荷存储转移电路根据所述电荷转移信号对所述光电转换元件基于所述调制光波产生电荷进行调制存储以生成所述积分电荷信号；

且基于所述读出电路输出的所述电信号获取飞行时间；

其中，所述像素电路包括至少两个并联连接的所述电荷存储转移电路，以分别用于生成对应所述调制光波不同相位的不同的所述积分电荷信号，并对应输出不同的所述电信号，以基于不同的所述电信号获取所述飞行时间。

7.如权利要求6所述的像素电路，其特征在于，其中，至少两个并联连接的所述电荷存储转移电路包括第一电荷存储转移电路、第二电荷存储转移电路、第三电荷存储转移电路及第四电荷存储转移电路，分别用于生成对应所述调制光波四个相位的四个所述积分电荷信号，且四个相位中相邻两个相位的相位差为90度。

8.如权利要求6所述的像素电路，其特征在于，至少两个并联连接的所述电荷存储转移电路共享一个所述读出电路。