[实用新型]一种高速雷达装置

说明书

本申请公开了一种高速雷达装置，包括：FPGA1和与所述FPGA1连接的MS1004芯片组2；所述MS1004芯片组2中的每个MS1004芯片通过SPI接口与所述FPGA1连接，所述MS1004芯片的EN_START管脚与所述FPGA1连接；所述FPGA1的脉冲输出端与所述MS1004芯片的START管脚、STOP1管脚和STOP2管脚连接；所述MS1004芯片的RSTN管脚与所述FPGA1连接，用于接收FPGA1发送的接收复位信号；所述MS1004芯片的INTN管脚与所述FPGA1连接，以便FPGA1根据INTN管脚的信号进行读操作；所述MS1004芯片的SSN管脚、SCK管脚、MISO管脚和MOSI管脚作为四线中断与所述FPGA1相连。本申请利用MS1004配合FPGA1搭建雷达装置，利用MS1004精度高、速度快和测量范围大等特点，构建了具备精度高、速度快和测量范围大等特点的雷达装置。

技术领域

本实用新型涉及电力电子技术领域，特别涉及一种高速雷达装置。

背景技术

目前激光雷达技术应用面越来越广，各种智能机器人，无人驾驶，雷达技术等也更贴近于人们生活，需求也逐日递增。而这些产品无一例外离不开时间测量，对于时间测量核心部分便是TDC(高精度时间测量)。MS1004是一款新型高精度高速时间测量芯片，具有的高集成化，高精度，高速度，多目标测量，操作简单等特点，极大的适应于各种高速激光雷达系统，提供了一个完美的解决方案。

目前激光雷达方案中大都用高速FPGA1(现场可编程门阵列)来实现TDC(时间数字转换器)的功能，由于FPGA1的精度低、成本高，开发难度大等原因无法广泛应用。还有个别应用国外的高速TDC(时间数字转换器)，由于国外芯片工艺落后、采购成本高等原因，也无法得到广泛应用。

传统的激光雷达方案基本使用FPGA1(现场可编程门阵列)来完成的，通过FPGA1内部器件的延时从完成时间计量，但由于FPGA1器件内部延时过大，一般都为纳秒级别，系统的精度较低，且FPGA1的成本以及开发难度都较大，只能在小部分领域内才能应用。部分厂家也会选用一些国外产的TDC产品，但国外产的TDC版本落后，采购难度较大，且成本较高，大规模应用难度也较大。

为此，需要一种精度更高、速度更快、实现效果更好的高速雷达装置。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种高速雷达装置，精度更高、速度更快、实现效果更好。其具体方案如下：

一种高速雷达装置，包括：FPGA1和与所述FPGA1连接的MS1004芯片组2；

所述MS1004芯片组2中的每个MS1004芯片通过SPI接口与所述FPGA1连接，所述MS1004芯片的EN_START管脚与所述FPGA1连接；

所述FPGA1的脉冲输出端与所述MS1004芯片的START管脚、STOP1管脚和STOP2管脚连接；

所述MS1004芯片的RSTN管脚与所述FPGA1连接，用于接收FPGA1发送的接收复位信号；

所述MS1004芯片的INTN管脚与所述FPGA1连接，以便FPGA1根据INTN管脚的信号进行读操作；

所述MS1004芯片的SSN管脚、SCK管脚、MISO管脚和MOSI管脚作为四线中断与所述FPGA1相连。

可选的，所述MS1004芯片的VCC管脚分别与VCC端和第一电容C1的一端连接，所述第一电容C1的另一端接地；

所述MS1004芯片的第一VDD管脚VDD1分别与VDD端和第二电容C2的一端连接，所述第二电容C2的另一端接地；

所述MS1004芯片的XIN管脚分别与第三电容C3的一端、第一电阻R1的一端和所述高速晶振XTAL的一端连接，所述第三电容C3的另一端接地；