[发明专利]CORESET#0的配置方法及装置、通信设备及存储介质

说明书

本公开实施例提供一种控制资源集合(CORESET)#0配置方法及装置、通信设备及存储介质。由基站执行的所述CORESET#0配置方法，包括：根据同步信号块SSB的子载波间隔SCS，配置CORESET#0。

技术领域

本公开涉及无线通信技术领域但不限于无线通信技术领域，尤其涉及一种控制资源集合(Control Resource Set，CORESET)#0配置方法及装置、通信设备及存储介质。

背景技术

用户设备(User Equipment，UE)开机后将进行小区搜索。通常小区搜索是主要是通过对下行同步信道及信号的检测来完成的。示例性地，UE通过小区搜索过程中获取小区标识(Identity，ID)、频率同步及下行时间的同步等步骤。

同步信号块(Synchronization Signal and PBCH block，SSB)通常涉及主同步信号(Primary Synchroniztion Signal，PSS)、辅助同步信号(Secondary SynchroniztionSignal，SSS)和物理广播信道(Physical Broadcast Channel PBCH)共同组成。

CORESET#0是用于调度系统消息块(System Imformation Block，SIB)1的一种控制资源集合。具体地，SIB1对应的物理下行控制信道(Physical Downlink ControlChannel,PDCCH)映射在类型0的PDCCH(type0-PDCCH)公共搜索空间(Common SearchSpace，CSS)内。在频域上，type0-PDCCH公共搜索空间映射在控制资源集合#0上。

PBCH中承载的信令的“pdcch-ConfigSIB1”的低4位(bit)指示了type0-PDCCH CSS的配置，高4位指示了CORESET#0配置。

发明内容

本公开实施例提供一种CORESET#0配置方法及装置、通信设备及存储介质。

本公开实施例第一方面提供一种CORESET#0配置方法，由基站执行，所述方法包括：根据同步信号块SSB的子载波间隔SCS，配置CORESET#0。

本公开实施例第二方面提供一种CORESET#0配置方法，其中，由用户设备UE执行，所述方法包括：接收根据同步信号块SSB的子载波间隔SCS配置的CORESET#0的配置信息。

本公开实施例第三方面提供一种CORESET#0配置装置，其中，由基站执行，所述装置包括：

配置模块，配置为根据同步信号块SSB的子载波间隔SCS，配置CORESET#0。

本公开实施例第四方面提供一种CORESET#0配置装置，其中，由用户设备UE执行，所述装置包括：接收模块，配置为接收根据同步信号块SSB的子载波间隔SCS配置的CORESET#0的配置信息。本公开实施例第五方面提供一种通信设备，包括处理器、收发器、存储器及存储在存储器上并能够有所述处理器运行的可执行程序，其中，所述处理器运行所述可执行程序时执行如前述第一方面或第二方面提供的CORESET#0配置方法。

本公开实施例第六方面提供一种计算机存储介质，所述计算机存储介质存储有可执行程序；所述可执行程序被处理器执行后，能够实现前述的第一方面或第二方面提供的CORESET#0配置方法。