[发明专利]多遍编程中的负栅极应力操作机器存储器件

权利要求书

1.一种存储器件，包括：

布置成多行的存储单元的阵列；

分别耦合到所述存储单元的所述多行的多条字线；以及

耦合到所述字线的外围电路，所述外围电路被配置为对耦合到所述字线中的选定字线的选定行的存储单元执行多遍编程，所述多遍编程包括多个编程遍，每个所述编程遍包括编程操作和验证操作，其中，为了执行所述多遍编程，所述外围电路被配置为：

在非最后编程遍中，在所述编程操作和所述验证操作之间，对所述选定行的存储单元中的每个存储单元执行负栅极应力(NGS)操作，在所述NGS操作中，所述选定行的存储单元中的每个存储单元被施加低电压。

2.根据权利要求1所述的存储器件，其中，所述外围电路包括耦合到所述多条字线的字线驱动器，并且其中，为了对所述选定行的存储单元执行所述NGS操作，所述字线驱动器被配置为在所述选定字线上施加负电压或地(GND)电压中的一个。

3.根据权利要求2所述的存储器件，其中，为了对所述选定行的存储单元执行所述NGS操作，所述字线驱动器还被配置为在其余的所述字线上施加正电压。

4.根据权利要求2或3所述的存储器件，还包括多条位线，其中：

所述存储单元的阵列包括耦合到所述多条位线的多个串，每个所述串包括漏极选择栅(DSG)晶体管和源极选择栅(SSG)晶体管；

所述选定行中的所述存储单元分别在多个串中；并且

为了对所述选定行的存储单元执行所述NGS操作，所述外围电路还被配置为将每个所述串的所述DSG晶体管和所述SSG晶体管关断。

5.根据权利要求4所述的存储器件，其中，所述外围电路包括耦合到所述多条位线的位线驱动器，并且所述字线驱动器经由DSG线耦合到所述DSG晶体管，并且其中，为了将每个所述串的所述DSG晶体管关断，

所述位线驱动器被配置为在每个所述串的相应位线上施加位线电压；并且

所述字线驱动器被配置为经由所述DSG线在每个所述串的所述DSG晶体管上施加DSG电压，所述DSG电压减去所述位线电压的值低于所述DSG晶体管的阈值电压。

6.根据权利要求5所述的存储器件，其中，所述DSG电压是GND电压。

7.根据权利要求5所述的存储器件，其中，响应于所述行的存储单元包括没有通过紧挨在所述NGS操作之前的相应验证操作的存储单元，所述位线电压是正电压。

8.根据权利要求5所述的存储器件，其中，响应于所述行的存储单元包括通过了紧挨在所述NGS操作之前的相应验证操作的存储单元，所述位线电压是GND电压。

9.根据权利要求4所述的存储器件，其中，所述外围电路包括耦合到每个所述串的所述SSG晶体管的SSG线和耦合到所述SSG线的源极驱动器，并且其中，所述源极驱动器被配置为：

在所述SSG线上施加GND电压。

10.根据权利要求1-3中任一项所述的存储器件，其中，为了执行所述多遍编程，所述外围电路被配置为在最后编程遍中：

响应于所述选定行中的所述存储单元中的一个通过了紧挨在所述最后编程遍之前的相应验证操作，在所述存储单元中的所述一个上禁止相应NGS操作；以及

响应于所述选定行中的所述存储单元中的另一个没有通过紧挨在所述最后编程遍之前的相应验证操作，对所述存储单元中的所述另一个执行相应NGS操作。

11.根据权利要求1-3中任一项所述的存储器件，其中，为了执行所述多遍编程，所述外围电路被配置为在所述最后编程遍中，在所述选定行的存储单元中的每个所述存储单元上禁止相应NGS。

12.根据权利要求1-3中任一项所述的存储器件，其中，在相应编程操作和相应验证操作之间执行所述NGS操作。