[发明专利]三维存储装置及其形成方法

权利要求书

1.一种三维(3D)存储装置，包括：

第一半导体结构，所述第一半导体结构包括具有多个交错的堆叠导电层和堆叠电介质层的存储堆叠层；

第二半导体结构，与所述第一半导体结构相对，所述第二半导体结构包括电连接到所述存储堆叠层的多个外围电路；以及

界面层，在所述第一半导体结构和所述第二半导体结构之间，所述界面层包括单晶硅层、碳掺杂氮化硅层、绝缘层和在所述存储堆叠层与所述外围电路之间的多个互连，其中，所述绝缘层位于所述单晶硅层与所述第一半导体结构之间，其中，所述多个互连穿过所述单晶硅层、碳掺杂氮化硅层和绝缘层以将所述存储堆叠层与所述外围电路电连接。

2.根据权利要求1所述的三维存储装置，其中，从所述第一半导体结构到所述第二半导体结构依次设置所述绝缘层、所述碳掺杂氮化硅层和所述单晶硅层。

3.根据权利要求1或2所述的三维存储装置，其中，所述第一半导体结构还包括：

沟道结构，所述沟道结构延伸穿过所述存储堆叠层，所述沟道结构包括存储膜、半导体沟道和沟道插塞，

其中，所述多个互连中的每一个是外围电路的一部分，以及

其中，所述外围电路还通过所述沟道插塞、沟道局部触点和所述外围电路的互连电连接到所述沟道结构。

4.根据权利要求3所述的三维存储装置，其中，所述半导体沟道还包括比所述沟道插塞更远离所述界面层的掺杂部分。

5.根据权利要求4所述的三维存储装置，其中，所述堆叠导电层包括横向面对所述掺杂部分的源极选择栅极。

6.根据权利要求1或2所述的三维存储装置，还包括在所述存储堆叠层和掺杂半导体层之间的填充层。

7.根据权利要求1或2所述的三维存储装置，其中，所述多个互连包括一个或多个穿硅过孔(TSV)类型的触点。

8.根据权利要求1或2所述的三维存储装置，其中，所述界面层的厚度在1μm与10μm之间。

9.根据权利要求1或2所述的三维存储装置，其中，所述第二半导体结构的背向所述界面层的一侧附着到支撑衬底。

10.根据权利要求9所述的三维存储装置，其中，所述支撑衬底的厚度为至少300μm。

11.一种用于形成三维(3D)存储装置的方法，包括：

提供半导体衬底，所述半导体衬底包括载体衬底、停止层和填充层；

在所述半导体衬底中形成存储堆叠层和延伸穿过所述存储堆叠层的多个沟道结构，每个沟道结构包括存储膜、半导体沟道和沟道插塞；

在所述半导体衬底之上形成界面层，所述界面层包括单晶硅层、碳掺杂氮化硅层、以及绝缘层；

在所述界面层之上形成多个外围电路，所述外围电路电连接到所述存储堆叠层；

将支撑衬底从第一侧键合到所述半导体衬底；

从所述半导体衬底的第二侧去除所述载体衬底以暴露表面，所述第二侧与所述第一侧相对；以及

在暴露的表面上形成互连层。

12.根据权利要求11所述的方法，其中，在去除所述载体衬底之后，从所述半导体衬底的第二侧进一步去除所述停止层以暴露所述表面。

13.根据权利要求11或12所述的方法，其中，形成所述界面层还包括：

在所述半导体衬底之上形成所述绝缘层，

在所述绝缘层之上形成所述碳掺杂氮化硅层，以及

在所述碳掺杂氮化硅层之上形成所述单晶硅层。

14.根据权利要求11或12所述的方法，其中，所述界面层的厚度在1μm与10μm之间。