[发明专利]用于图形处理单元的时钟控制方案

说明书

本发明提供了涉及控制用于对图形处理单元(GPU)[100]的着色器引擎模块[104](SE)和非着色器引擎模块[106](nSE)进行时钟控制的时钟信号的系统和方法。一个或多个分频器[110]接收时钟信号CLK，并向这些SE输出时钟信号CLKA以及向这些nSE输出时钟信号CLKB。CLKA和CLKB的频率分别基于在这些SE和nSE处监视的性能计数器[109]数据的集合来独立地选择。当对应的性能计数器数据的集合指示这些SE或nSE的处理工作负载相对较低时，这些SE或nSE的时钟信号频率降低。

背景技术

计算机处理系统通常采用图形处理单元(GPU)来执行图形操作，诸如纹理映射、渲染、顶点平移等。GPU的性能要求或规范可以根据相关电子设备的类型而变化。例如，移动设备的GPU具有可以与其他平台显著不同的特性和要求。性能、电池寿命和散热通常是移动设备平台的重要量度，期望具有更好的持续性能和低空闲功耗。在设备操作期间结合GPU部件的频率和电压缩放两者对GPU部件进行时钟控制影响移动设备的这些操作方面中的每个操作方面。

附图说明

通过参考附图，本公开可以被更好地理解，并且其许多特征和优点对于本领域技术人员是显而易见的。在不同附图中使用相同的附图标记表示类似或相同的项目。

图1是示出根据一些实施方案的图形处理单元(GPU)的框图，该图形处理单元包括分频器，该分频器用于选择性地调整用于对GPU的着色器引擎模块(SE)和非着色器引擎模块(nSE)进行时钟控制的时钟信号的频率。

图2是示出根据一些实施方案的GPU的框图，该GPU包括设置在GPU的SE和nSE的各个图块处的多个分频器，该多个分频器用于选择性地调整用于对SE和nSE进行时间控制的时钟信号的频率。

图3是示出根据一些实施方案的能够在图1的GPU中使用的时钟分频器的框图。

图4是描绘根据一些实施方案的SE性能计数器数据与nSE性能计数器数据之间随时间的差的示例的例示性图。

图5是示出根据一些实施方案的用于基于相应的性能计数器数据来调整用于对SE和nSE进行时钟控制的时钟信号的频率的方法的流程图。

具体实施方式

移动设备内的处理工作负载变化很大，从着色器繁重到存储器受限、到偶尔加载(即，当工作负载强度从存储器密集变化到着色器密集时，反之亦然)。使用单个时钟信号来对系统内的所有部件进行时钟控制的常规单一/通用时钟控制方案限制了跨此类变化的处理工作负载状态的设备性能，因为这些方案不允许基于相应的工作负载的各种系统部件之间的时钟频率区分。使用本文所述的技术，通过为GPU内的不同部件组提供单独的时钟控制来解决不成比例地影响某些设备部件组的处理工作负载的变化，从而使得能够减小用于对具有较轻处理工作负载的部件组进行时钟控制的时钟信号的频率，同时增加用于对具有相对较重处理工作负载的部件组进行时钟控制的时钟信号的频率或使其保持不变。通过降低具有较轻工作负载的部件的时钟控制频率，包括这些部件的系统的功率和热效率与单一/通用时钟控制方案的系统的功率和热效率相比得到改善。

典型地具有不平衡处理工作负载的两个设备部件组是图形处理单元(GPU)的着色器引擎模块和非着色器引擎模块。在本文中，″着色器引擎模块″通常是指GPU的模块，该模块是着色器引擎的一部分并且用于执行为产生和操纵图形对象而频繁重复的指定任务。在一些实施方案中，此类任务包括纹理映射、渲染、顶点平移等。在本文中，GPU的″非着色器引擎模块″是指不包括在GPU的着色器引擎中的电路和模块。