[发明专利]存储器装置中的异步进程拓扑

说明书

设备及方法可与在存储器装置中产生异步进程拓扑相关。所述拓扑可基于数个进程的结果产生。只要实施所述进程的处理资源不使用时钟信号来产生所述拓扑，所述进程就可为异步的。

技术领域

本公开大体上涉及存储器，且更特定来说，涉及与在存储器装置中实施异步进程拓扑相关联的设备及方法。

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据，且尤其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未供电时保持所存储数据来提供持久性数据，且可尤其包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)。

存储器还被用作用于广泛的电子应用的易失性及非易失性数据存储装置，所述电子应用包含(但不限于)个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。可将存储器单元布置成阵列，其中所述阵列用于存储器装置中。

可利用接口协议向存储器提供命令。可预定义提供到存储器的命令，且所述命令可用于控制存储器的功能。接口可用于向存储器装置提供致使存储器装置执行操作的命令。

附图说明

图1是根据本公开的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图2是根据本公开的数个实施例的多个进程的框图。

图3是根据本公开的数个实施例的呈包含多个处理资源的存储器装置的形式的设备的框图。

图4是根据本公开的数个实施例的呈包含多个存储体的存储器装置的形式的设备的框图。

图5是根据本公开的数个实施例的呈包含多个处理资源及比较器的存储器装置的形式的设备的框图。

图6是根据本公开的数个实施例的呈包含处理资源的存储器装置的形式的设备的框图。

图7说明根据本公开的数个实施例的用于在存储器中执行操作的方法的实例流程图。

图8说明计算机系统的实例机器，在所述计算机系统内可执行用于致使机器执行本文中论述的各种方法论的一组指令。

具体实施方式

本公开包含与在存储器装置中实施异步进程拓扑相关的设备及方法。存储器装置可接收时钟信号及/或可产生时钟信号。时钟信号可用于使由存储器装置执行的各种操作同步。由存储器装置执行的各种操作可在存储器装置内同步地执行及/或可与在存储器装置外部的装置(例如主机装置)同步地执行。在各个实例中，存储器装置可异步地实施进程及/或对应于进程的拓扑。

如本文中使用，“同步”是指在执行操作及/或进程时使用时钟信号。时钟信号包含任何时序信号或可用于跟踪持续时间、时间基准及/或操作基准的信号。在各个实例中，时钟信号可从主机装置接收。异步是指在不使用时钟信号的情况下执行操作及/或进程。

存储器装置可经配置以在处于非兼容模式中时异步地实施进程及/或对应于其的拓扑。存储器装置可能不可配置以在处于兼容模式中时异步地实施进程及/或对应于其的拓扑。