[发明专利]压电器件

说明书

层叠部(120)至少在开口部(113)的上方包括第一单晶压电体层(130)、第二单晶压电体层(140)、中间电极层(150)、下部电极层(160)和上部电极层(170)。第一单晶压电体层(130)由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。第一单晶压电体层(130)的极化电荷在中间电极层(150)侧为正，在下部电极层(160)侧为负。

技术领域

本发明涉及压电器件。

背景技术

作为公开压电器件的结构的文献，有国际公开第2019/102951号(专利文献1)。专利文献1中记载的压电器件具备压电单晶体、上部电极、下部电极和支承基板。压电单晶体的极化状态相同。上部电极配置在压电单晶体的上表面上。下部电极配置在压电单晶体的下表面上。支承基板配置在压电单晶体的下方。设置有从支承基板的下表面向压电单晶体的下表面上凹进的凹部。

现有技术文献

专利文献

专利文献1：国际公开第2019/102951号

发明内容

发明要解决的课题

专利文献1中记载的压电器件仅具备一层单晶压电体层，在想要增大压电器件的激励时的振幅的情况下，由于从与单晶压电体层正交的方向观察时的单晶压电体层的面积变大，因此压电器件的占有面积变大。

此外，在通过蚀刻形成用于与下部电极层电连接的孔部时由于过蚀刻而在下部电极层形成贯通孔的情况下，与下部电极层的电连接变得不充分而使压电器件的激励特性降低。

本发明是鉴于上述问题点而完成的，其目的在于，提供一种能够抑制压电器件的占有面积变大以及与下部电极层的电连接变得不充分而使激励特性降低、同时能够增大压电器件的激励时的振幅的压电器件。

用于解决课题的技术方案

基于本发明的压电器件具备基部和层叠部。基部包括一个主面和位于与一个主面相反的一侧的另一个主面，且具有在一个主面形成的开口部。层叠部层叠在基部的一个主面侧，从上方覆盖开口部。层叠部至少在开口部的上方包括第一单晶压电体层、配置在第一单晶压电体层的上方的第二单晶压电体层、配置在第一单晶压电体层与第二单晶压电体层之间的中间电极层、配置在第一单晶压电体层的下侧并隔着第一单晶压电体层而与中间电极层相对的下部电极层、以及配置在第二单晶压电体层的上侧并隔着第二单晶压电体层而与中间电极层相对的上部电极层，且具有作为覆盖开口部的部分的膜片部。从与上述一个主面正交的方向观察，在层叠部中，在开口部的外侧的位置，形成有贯通第一单晶压电体层、中间电极层及第二单晶压电体层而到达下部电极层的孔部。在上述孔部的内侧设置有引出电极，该引出电极与中间电极层绝缘的同时与下部电极层连接，并且引出到第二单晶压电体层的上表面上。第一单晶压电体层由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。第一单晶压电体层的极化电荷在中间电极层侧为正，在下部电极层侧为负。

发明的效果

根据本发明，能够抑制压电器件的占有面积变大以及由于与下部电极层的连接不良而导致压电器件的激励特性降低，同时能够增大压电器件的激励时的振幅。

附图说明

图1是本发明的实施方式1涉及的压电器件的纵剖视图。

图2是示出在本发明的实施方式1涉及的压电器件的制造方法中、在第一单晶压电体层的下表面设置了下部电极层的状态的剖视图。

图3是示出在本发明的实施方式1涉及的压电器件的制造方法中、在下部电极层和第一单晶压电体层各自的下表面设置了中间层的状态的剖视图。

图4是示出在本发明的实施方式1涉及的压电器件的制造方法中、拟使基部接合到图3所示的多个层的状态的剖视图。

图5是示出在本发明的实施方式1涉及的压电器件的制造方法中、使基部接合于中间层的下表面之后的状态的剖视图。

图6是示出在本发明的实施方式1涉及的压电器件的制造方法中、削去第一单晶压电体层的上表面之后的状态的剖视图。