[发明专利]硬件木马检测方法、硬件木马检测装置以及硬件木马检测用程序

说明书

一种硬件木马检测方法、硬件木马检测装置以及硬件木马检测用程序，所述硬件木马检测方法具备：输入输出更新工序，进行基于检查对象的网表所包括的全部逻辑单元的逻辑式的运算，进行全部逻辑单元的输入输出值的更新；以及检测工序，基于更新后的输入输出值与阈值的比较结果，进行硬件木马的检测。

技术领域

本发明涉及硬件木马检测方法、硬件木马检测装置以及硬件木马检测用程序。

背景技术

硬件木马是以在某个条件下动作的方式控制启动的触发电路、和在通过该触发电路启动时输出不正常数据的有效载荷电路作为主要的构成要素。硬件木马为了难以通过逻辑模拟来发现，因此一般构成为极少发挥功能。

在通过逻辑模拟进行硬件木马的情况下，基于测试图案进行的模拟是通例。如上所述，由于硬件木马极少发挥功能，因此需要使用全部的测试图案来观察状态，模拟需要大量的时间。另外，在进行转移概率的模拟的情况下，需要库等所使用的全单元的信息。因此，设计者以外难以进行硬件木马的检测。

在专利文献1中，公开了通过RTL模拟机构、栅极动作率计算用图案生成机构以及网表模拟机构进行动作率计算的系统。根据该系统，栅极动作率计算用图案的制作与原来的图案相比，能够实现图案数的非常大的降低，与通过网表模拟而使用了原来的测试图案的模拟相比，能够在非常短的时间内执行。

然而，专利文献1的系统依然为模拟，栅极动作率计算用图案的制作与原来的图案相比，图案数的非常大的降低也存在极限。

另外，在专利文献2中，公开了作为对象的电子电路的网表、对各宏单元的输入端子赋予的动作率、输入端子为高电平的概率、使用该宏单元的真值表的数据库的动作率计算方法。基于上述动作率和输入端子为高电平的概率、真值表，求出各宏单元的输出端子的动作率、输出端子为高电平的概率，将其从输入级传播到最终级，求出网表中的宏单元的动作率。

上述专利文献2所公开的技术能够求出宏单元的动作率，即使与基于发热的风险避免等相连，也不会想起进行硬件木马的检测。

另外，在专利文献3中，公开了在已知网表中，将可能包括木马网的结构网作为对照网赋予分数，并针对检查对象的网表来检索上述对照网，赋予上述分数，根据该分数进行硬件木马的检测。

在先技术文献

专利文献

专利文献1：日本特开2001-350815号公报

专利文献2：日本特开2005-141538号公报

专利文献3：日本专利第6566576号公报

发明内容

(发明要解决的课题)

本发明的实施方式例如提供一种在SoC(System on a Chip：片上系统)设计中，在利用IP(Intellectual Property)时等，在插入有硬件木马的情况下等，能够在比较短的时间内适当地检测硬件木马的硬件木马检测方法。

(用于解决课题的技术方案)

本实施方式的硬件木马检测方法的特征在于，具备：输入输出更新工序，进行基于检查对象的网表所包括的全部逻辑单元的逻辑式的运算，进行全部逻辑单元的输入输出值的更新；以及检测工序，基于更新后的输入输出值与阈值的比较结果进行硬件木马的检测。另外，在逻辑单元中进行的逻辑运算一般是如1、0或真、假那样仅2种值的逻辑值的运算。与此相对，在本实施方式中，使用仅上述2种值的逻辑值以外的数值(0.5、0.25等小数、5、10等整数等数)，进行基于逻辑单元的逻辑式的运算。

附图说明

图1是实现本发明的第一实施方式涉及的硬件木马检测装置的计算机系统的结构图。

图2是本发明的第一实施方式涉及的硬件木马检测装置的功能框图。

图3是表示通过本发明的第一实施方式涉及的硬件木马检测装置来检测硬件木马的网表的结构网的一例的图。